立创EDA梁山派-小松作业评审报告

时钟信号包地需要在地线上间隔150mil-200mil打上一个地过孔2.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍3.器件摆放注意对齐处理4.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊；地网络打一个孔即可，

晶振下面尽量不要走线2.晶振需要走类差分形式3.电源的输入输出需要铺铜处理，铺铜宽度需要满足电源电流大小4.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍5.时钟包地的地线上需要间隔150mil-200mil打上一个过孔6.焊盘出线

晶振下面尽量不要走线2.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍3.器件摆放尽量对齐处理4.电源输入的滤波电容应该靠近输入管脚（4脚）放置5.此处一层连通无需打孔6.线宽突变，确认一下具体线宽，尽量保持统一7.时钟包地上间隔需

晶振布局、布线错误，晶振的一对线要走成类差分的形式， 线尽量短如下图。typec的LCD_R4、LCD_R5要建立差分对走差分阻抗控制90欧姆做对内等长，换层需要靠近过孔打回流地过孔，D7、D8应该尽量靠近typec管脚放置。TF卡所有信号

电源输入电容应该靠近管脚放置输出电容电阻应该靠近管脚放置到电感后面输出3.3v晶振布局错误，晶振的一对线要走成类差分的形式， 线尽量短如下图。typec的LCD_R4、LCD_R5要走差分阻抗控制90欧姆做对内等长，差分走线尽量减少打孔换层

差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍2.器件摆放尽量对齐处理3.晶振走线需要走类差分处理4.电源输入的滤波电容应该靠近输入管脚（4脚）放置5.此处在一层走线即可，建议铺铜处理6.时钟包地需要在地上间隔150mil-200m

梁山派pcb设计特训营作业评审要求器件离板边5mm不要布局器件，除非特殊要求或后续板子设计可以添加工艺边。 【问题改善建议】：在贴片时留给设备的传送带固定用，建议无特殊要求板边5mm不要布局器件。2.晶振布局、布线错误。 【问题改善

差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍2.电源输入的滤波电容应该靠近输入管脚（4脚）放置3.反馈从最后一个电容滤波电容取样，走一根10mil的线即可4.时钟包地需要间隔150mil-200mil打上一个地过孔5.线宽突变，确

1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍3.差分要尽量耦合出线，后期自己调整一下走线路劲4.此处电源出线载流瓶颈，电流计算都是以最窄处铜皮计算的5.线宽突变，确认一下具体线