扫码关注
- 全部
- 默认排序
一颗0402电容，放发送端还是接收端，眼图差距可达数倍。别再凭经验了，数据说了算。1、仿真数据：差距肉眼可见28Gbps SerDes链路的对比仿真结果：眼高相差16mV，抖动差了近一倍。放通道中部最惨，直接崩盘。2、为什么RX端更优？核心
很多工程师在SI仿真中直接填入板材标称Dk值，结果打样后阻抗偏移、眼图收缩。问题出在哪？Dk根本不是常数。1、Dk到底怎么变？PCB介质的介电常数随频率显著变化。普通FR-4在低频时Dk约4.5，到10GHz可能降到4.0附近，偏差超过10
做过高速PCB设计的人都有过这种经历：仿真没问题，板子做回来信号波形却一塌糊涂，眼图闭合、误码率高、通信不稳定。排查了半天，最后发现是阻抗没控制好。其实阻抗控制这件事，说起来简单，做起来细节非常多，很多工程师就是栽在这些细节上。说起来，阻抗
高速链路 · 眼图 · 抖动噪声单次波形看着正常，眼图为何还是会闭合？一条波形讲一次事件，眼图讲大量码元共同留下的裕量 单次捕获可能恰好遇到干净码型、较小噪声和理想相位。眼图把大量码元按单位间隔对齐叠加，将数据相关失真、随机抖动、电压噪声和
凡亿电路阻抗控制板制造：TDR测试报告出具和品控流程PCB阻抗控制板TDR测试示意高速信号传输对PCB特性阻抗要求越来越严格，阻抗不匹配会导致信号反射、振铃、眼图闭合等问题，直接影响产品性能和稳定性。凡亿电路具备专业的PCB阻抗控制板制造能
差分对已经等长，为何眼图还是变差？总长度一样只是结果，真正影响眼图的是两根线在每一段是否同步、对称并保持稳定耦合 差分对已经做了等长，DRC也没有报错，为什么眼图仍然变窄？很多问题不是差在最后那几mil，而是误差发生后走了很长一段，直到接收
TVS钳位够低，高速接口眼图为何仍会塌？保护器件在故障时钳位，在正常通信时也会持续加载信号 TVS的工作电压、击穿电压和钳位电压解决的是故障能量边界；高速接口还要核对结电容、S参数、焊盘支路和返回路径。钳位足够低，不代表眼图一定安全。高速接
高速接口走线都等长了，为什么眼图还是会塌？板子一上电，链路能训练，低速模式也能跑；可一到目标速率就掉速、重训，甚至不同样板表现还不一样。回头看PCB：差分阻抗做了，长度匹配做了，过孔数量也控制了。问题往往不是“有没有等长”，而是高速电流有没
ESD器件选了低电容，高速眼图为什么还是变差？高速USB、HDMI、SerDes加ESD保护后眼图变差，不能只盯器件标称电容。保护器件的封装焊盘、支路长度、参考平面、接地回路和摆放方式，都会变成通道的一部分。低电容只是第一关，真正要看的是整
全站最新内容推荐
