高速PCB设计中的阻抗控制，为什么你的信号总是"跑偏"-凡亿课堂

做过高速PCB设计的人都有过这种经历：仿真没问题，板子做回来信号波形却一塌糊涂，眼图闭合、误码率高、通信不稳定。排查了半天，最后发现是阻抗没控制好。其实阻抗控制这件事，说起来简单，做起来细节非常多，很多工程师就是栽在这些细节上。

说起来，阻抗控制的本质就是让信号在传输过程中看不到任何突变。信号从驱动器出来，经过走线、过孔、连接器，最后到达接收器，这条路径上每一个位置的阻抗都要一致。一旦某个地方阻抗不连续，信号就会发生反射，叠加在原始信号上，导致波形畸变。频率越高，这个问题越明显。

一、阻抗到底是什么

很多人对阻抗的理解停留在欧姆定律那个层面，觉得就是电阻。其实在高速信号里，阻抗更多是指特征阻抗，它是由传输线的物理结构决定的，而不是材料本身的电阻率。

1、特征阻抗的物理意义

特征阻抗是传输线单位长度的电感和电容的比值开根号。简单说，它反映的是信号在传输线上传播时，电压和电流的比例关系。对于PCB走线来说，线宽、线距、介质厚度、介电常数这些参数都会影响特征阻抗。线越宽，阻抗越低；介质越厚，阻抗越高。

2、为什么高速信号对阻抗敏感

低频信号波长远大于走线长度，走线可以当成集总参数处理，阻抗不连续的影响不大。但高速信号的波长很短，走线长度和波长可比拟时，传输线效应就出来了。这时候阻抗不连续会导致信号反射，反射信号和入射信号叠加，波形就畸变了。信号速率越高，波长越短，对阻抗连续性要求越严格。

二、阻抗控制的关键环节

阻抗控制不是简单地算一下线宽就完了，从叠层设计到走线布局，从过孔处理到连接器匹配，每个环节都要注意。

1、叠层设计是基础

叠层设计直接决定了阻抗的计算模型。单端信号通常用微带线或带状线模型，差分信号用差分微带线或差分带状线模型。叠层中的介质厚度、介电常数、铜厚这些参数，都会影响最终阻抗。很多工程师在叠层设计时没有和板厂充分沟通，结果板子做回来阻抗偏差很大。所以叠层设计阶段就要和板厂确认工艺能力，包括介质厚度的公差、铜厚的公差、蚀刻因子等。

2、走线阻抗的连续性

走线过程中，线宽不能随意变化。如果必须变宽或者变窄，要用渐变线过渡，不能突变。走线换层时，参考平面也要跟着换，否则参考平面不连续会导致阻抗突变。另外，走线下面的参考平面要完整，不能有过孔或者挖空区域，否则阻抗会波动。

3、过孔的阻抗处理

过孔是阻抗控制的重灾区。过孔的结构是圆柱形的导体穿过介质，它的阻抗和走线完全不同。过孔的寄生电容和电感会导致阻抗不连续，产生反射。高速信号过孔要尽量短，减少stub长度。如果过孔比较长，要用背钻工艺把多余的stub钻掉。另外，过孔周围的参考平面也要处理好，保持阻抗连续性。

三、阻抗控制的实战技巧

理论搞清楚之后，实际工程中还有一些细节需要注意。

1、用场求解器做阻抗仿真

简单的阻抗计算用在线工具就够了，但复杂结构或者高精度要求时，要用场求解器做三维电磁仿真。比如Ansys SIwave、HFSS，或者CST的 Microwave Studio。这些工具可以精确计算各种结构的阻抗，包括过孔、连接器、弯角等不连续点。仿真结果和实际测试的偏差可以控制在5%以内。

2、和板厂保持密切沟通

阻抗控制不是设计端单方面的事，板厂的工艺能力直接影响最终结果。设计完成后要把阻抗要求明确告诉板厂，包括阻抗目标值、公差范围、测试点位置。板厂会根据他们的工艺能力调整蚀刻参数，补偿线宽偏差。有些板厂有自己阻抗控制数据库，可以根据经验优化设计。所以设计前和板厂沟通清楚，能避免很多返工。

3、TDR测试验证

板子做回来后，要用TDR（时域反射计）测试阻抗。TDR可以测量传输线上每个位置的阻抗，生成阻抗曲线。通过阻抗曲线，可以看到哪些地方阻抗超标，反射点在哪里。测试时要用合适的探头和夹具，保证测试精度。TDR测试是验证阻抗控制的最后一步，也是发现问题的重要手段。