扫码关注
- 全部
- 默认排序
网口作为一种通讯接口，在电路中的应用也是越来越广泛，从以前的百兆WAN口，到现在的千兆WAN口，速度越来越快，对设计的要求也越来越高。怎样把网口的PCB部分设计好，提高信号质量，这就是本场直播，凡亿将给你带来的惊喜。
仅看近30年的发展，以PC为代表的行业几度繁荣而后归于平静，从最早的百兆级处理器速度倍频直到今天的几个GHz级别，总线位宽从16位扩展到今天的64位，以Intel为首的行业龙头公司将CPU的处理能力整整提升了成百上千倍。 在总线宽度和处理器速度达到瓶颈后的近10年里，整个行业将突破的战场放在了高速接口上，外部串行高速接口的速率从Gbps迅速飞升到几十个Gbps，为了实现更高的吞吐量，还采用了复杂的高阶调制和增加链路宽度的办法。这一切简直是以“迅雷不及掩耳盗铃之势”汹涌而至，作为“攻城狮”的你做
提起HDMI接口，很多工程师都不会陌生，HDMI接口在现代数字设备中应用广泛，是主流高速接口之一。在进行HDMI接口的高速PCB Layout设计时，应充分考虑信号完整性、干扰抑制和传输稳定性等关键因素，下面将聊聊HDMI接口高速PCB L
LPC55S28JBD100E ARM® Cortex®-M33微控制器 (MCU) 在安全性、性能效率和系统集成之间实现了完美平衡，适用于一般嵌入式和工业物联网市场。该MCU将Cortex-M33内核的高性能效率与多个高速接口、集成电源管
【摘要】PECL/CML/LVDS这几种高速差分接口是我们工程中常用接口，本文将从接口起源、输出内部结构、输入内部接口三方面分别阐述各自原理。下一篇文章将重点阐述这几种高速接口之间的互联硬件设计。1. 差分信号接口介绍1.1 PECL 接口PEL 是有 ECL 标准发展而来，在 PECL 电路中省去
【摘要】上篇文章介绍了PECL/CML/LVDS这几种高速差分接口电路结构、原理，本文将从这几种接口 的互联硬件设计对这几种接口作进一步详细介绍。1 LVPECL与LVPECL之间的连接LVPECL 到LVPECL 的连接分直流耦合和交流耦合两种形式1.1 直流耦合LVPECL 负载一般考虑是通过5
大家好，我是王工。近期在公司PCB layout评审过程中，关于USB3.0背面接口区域是否需要做掏空处理的问题，团队中存在一些不同的见解。今天我想借此机会与大家一起探讨交流这个技术细节，看看大厂都是要求怎么做的。011大厂对高速接口的设计要求在高速信号接口，如USB3.0、HDMI、PCIe、SA
STM32作为嵌入式领域的“多面手”，其高速接口配置直接决定了设备的数据吞吐能力。从USB 3.0到千兆以太网，不同系列型号暗藏哪些高速通信杀招？本文直击核心，列出关键接口与技术参数。USB接口速度等级：▸ 全速（FS）：12Mbps（如S
蛇形线在PCB设计中并非万能，但特定场景下不可或缺。本文基于2025年技术资料，明确列出必须使用蛇形线的电路类型，拒绝模糊表述。必须使用蛇形线的场景：高速数字电路等长布线需求：DDR内存、PCIe、USB 3.0等高速接口中，时钟线与数据线
在FPGA开发中，时序收敛往往是项目后期最令人头疼的环节。许多工程师都有过这样的经历：RTL仿真通过，综合布线后却出现大量时序违例，为了满足时序不得不反复修改代码、调整约束，甚至重构设计。一次偶然的高速DDR接口调试，让我深刻体会到，时序问
