扫码关注
- 全部
- 默认排序
ESD测试一碰就复位，TVS明明焊上去了，照样扛不住。问题出在哪？十有八九，不是器件选错了，是板子 layout 拖了后腿。1、TVS选对了，布局废了TVS响应速度是ps级，比压敏电阻快得多，选型本身通常没问题。但ESD脉冲上升时间仅0.7
代码在Vivado/Quartus里综合、布局布线一路绿灯，bit文件下到板子，灯不亮、信号没反应、串口打不出东西——这种"软件看着没问题、硬件就是不响应"的情况，每个搞FPGA/嵌入式的工程师都遇到过。我自己也踩过不少坑，按排查顺序捋一遍
"阻抗都算对了，线宽也按叠层调了，为啥 S11 还是下不来？"这种崩溃我做硬件这几年见多了。每次遇到，大家第一反应都是"是不是板子画错了，要不要重画"。其实S11 下不来，未必是板子画错了——很多是匹配、参考、端接、连接器这几个环节里藏了坑
很多工程师都经历过这种"打脸"时刻——仿真报告里串扰严重超标，信心满满去改板，结果实测一切正常。问题出在哪？1、仿真在"最坏假设"下跑，现实没那么糟串扰仿真默认按最差条件计算：最陡上升沿、最小线间距、最差工艺角。但实际板子呢？板厂铜厚公差比
仿真跑出来的波形，跟教科书似的规整漂亮。代码写完那一刻，感觉世界都是你的。板子回来第一版，示波器一接——过冲、回折、振铃、波形直接糊成一片。盯着屏幕上的烂波形，心里只有一个想法：这玩意儿我是不是从一开始就不该碰硬件？这种崩溃，做过板子的都懂
板子刚通电，芯片温度直飙80度以上，摸一下直接起泡。别急着怀疑芯片坏了，先冷静排查这几个点。第一步：先断电，用万用表量电源对地阻值上电前，万用表打到电阻档，测VCC和GND之间的阻值。正常板子应该有几百欧到几K欧。如果接近0欧，说明电源层确
痛点同事调EMC，整整改了两天，示波器探头、频谱分析仪、近场探头轮番上，换屏蔽罩、加磁环、调时钟走线，愣是没把辐射骚扰那个尖峰压下去。最后把板子翻过来一看，板内一根扁平排线裸奔着从MCU伸到外接传感器，问题就出在这儿。这种情况我见过不止一次
EMC辐射骚扰整改，两天时间把主控芯片加屏蔽罩、晶振做包地、电源输入加滤波器，能想到的招全上了，测出来骚扰还是超。再三确认每一步都做到位了，最后用近场探头顺着板子扫了一遍，发现在一根排线附近场强最高。换了这根排线的走向，骚扰直接降了10dB
FPGA下进去程序之后，芯片表面温度迅速上升，几秒钟内烫到碰不得。断电再重启还是一样。很多人第一反应是"板子电源短路了"，然后去量电源和地之间的阻抗——量出来正常，没短路。那问题到底在哪？先确认：是短路还是过流FPGA发烫的本质是芯片内部有
有个朋友用GaN做车载DC-DC，效率上去了，结果EMI炸穿。他第一反应是GaN器件有问题，想换供应商。我让他把板子发过来，一眼就找到问题所在——PCB layout。这不是个案。我见过太多工程师把GaN当成"升级版MOSFET"来用，结果
