找到 “对内等长” 相关内容 条
  • 全部
  • 默认排序

网口除差分信号外,其他的都需要加粗到20mil2.差分出线要尽量耦合3.差分需要进行对内等长,误差5mil4.注意RX和TX创建等长组,走线需要满足3W间距5.注意线宽尽量保持一下6.过孔尽量不要打在两个焊盘中间,7.焊盘上存在多余的线头以

90天全能特训班19期 AD - Tbabhs-百兆网口

机壳地以及电源地没有正片铺铜处理也没有负片分割处理,注意地是需要处理的:变压器上除了差分信号,其他的加粗20MIL走线:电源层也并未处理电源 :TX RX信号之间用GND走线隔开:RX TX没有创建等长组进行等长:差分对内等长误差为5MIL

全能19期-Allegro-Faker-第3次作业-百兆网口模块PCB布局

走线需要优化一下2.差分出线要尽量耦合3.注意此处是否满足载流4.此处可以从焊盘角出线,尽量不要有直角5.时钟信号需要包地处理6.焊盘中心出线至外部才能拐线处理,避免生产出现虚焊7.差分需要进行对内等长,误差5mil8.PX和TX之间需要用

90天全能特训班19期 AD - 张吕-百兆网口

1.485信号需要走内差分处理,后期自己调整一下布局,然后重新走线2.晶振优先布局,走线路劲要尽量短3.晶振注意电容摆放顺序,先经过电容,在到晶振4.差分出线要耦合,走线尽量不要走小器件中间,容易造成短路5.差分对内等长处理不当,锯齿状等长

90天全能特训班18期 AD - iYUN-达芬奇

电感当前层的内部挖空处理:上述一致问题:注意不同地之间至少满足2MM间距:变压器信号除了差分信号,其他加粗20MIL走线:注意差分对内等长的GAP大于等于3W:焊盘扇孔注意对齐扇出:注意等长线之间满足3W间距原则可以调整下:注意的过孔之间的

全能18期-Allegro-觅一惘 第十次作业 DM642四层板

电容尽量靠近管脚放置,一个管脚一个2.百兆网口差分需要进行对内等长,误差5mil,差分尽量少换层打孔3.RX和TX需要添加等长组进行等长,误差100mil4.电容靠近管脚放置5.确认一下此处是否满足载流,注意电源要满足载流6.器件摆放尽量中

90天全能特训班19期 AD - 吴同学-百兆网口

1.485需要走内差分2.网口除差分信号外,其他的都需要加粗到20mil3.差分对内等长5mil4.跨接器件 旁边尽量多打地过孔,分割间距尽量1mm以上5.模拟信号走线需要加粗6.电感所在层的内部需要挖空处理7.电源输入滤波电容法尽量靠近管

90天全能特训班18期 AD --李侠鑫-达芬奇

1.232的升压电容走线需要加粗2.走线尽量不要从小电阻电容中间穿线,容易造成短路3.USB走线不满足差分间距规则,可以打孔4.焊盘出线需要优化一下,拉出焊盘在进行加粗5.晶振需要包地处理,其他信号线不要从晶振里面穿6.USB差分对内等长5

90天全能特训班18期 AD --iYUN-STM32

1.232的升压电容走线需要加粗2.走线不要从电阻电容中间穿,后期容易造成短路3.USB差分孔90欧姆,需要添加差分对,对内等长误差5mil4.输出滤波电容先大后小摆放5.注意输入输出需要满足载流,尽量铺铜处理6.电源打孔需要打在滤波电容后

90天全能特训班18期 AD --LURON -STM32

1.ESD器件应该尽量考近USB接口,放置的顺序是ESD-共模电感-阻容。2.差分对内等长误差控制在5mm以内。3.差分走线尽量保持在一层走线,避免一层走一半,换层在两端完成。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解

90天全能特训班18期-AD汤文光-USB3.0&Type-C模块-作业评审