差分对内等长误差器件顺序不对应该先经过esd在经过电阻USB3.0：差分包地每组都要包地的地线上要打回流地过孔差分对内没有做等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht

差分对内等长凸起高度不鞥超过线距的两倍2.主要差分出线要尽量耦合3.差分需要进行对内等长，误差5mil4.器件摆放尽量中心对齐处理5.CC1和CC2属于重要信号，走线需要加粗6.注意走线不要有任意边，后期自己优化一下走线7.包地的地线上尽量

此处电源走线不满足载流，走线加粗或者铺铜处理2.滤波电容靠近管脚放置3.走线可以在优化一下，尽量不要有锐角4.HDMI差分对内等长误差5mil，对间误差10mil5.差分出线需要优化一下，走线尽量满足差分间距规则6.器件干涉7.滤波电容尽量

焊盘出线不规范，不能从侧面出线，出线的时候线宽不要大于焊盘宽度这个变压器下面的挖空可以在宽一点rx和tx没有做等长，信号线中间不要变化线宽时钟没有包地处理两个不同的地除跨接器件外其他的地方连接要不小于1.5mm差分对内等长误差大于5mil以

差分等长错误：1.尽量在引起不等长端绕线 2.差分对内等长绕线高度和间距不规范地址线要单根包地打孔处理tx、rx分别建立等长组等长，两组走线之间保持4w间距，有空间单组包地或两组包地以上评审报告

此处做兼容设计，器件可以摆放在一起2.注意差分对内等长规范，锯齿状等长不能超过线距的两倍3.差分需要进行对内等长，等长误差为5mil有好几对都没有满足，后期自己调整一下4.后期自己优化一下走线5.Type-C信号只有6对差分信号，此处不用走

差分线对内等长误差5mil，同一组差分误差5mil规则要分开进行设置，后期自己处理一下2.焊盘出线不要走直角3.差分对内等长尽量在不耦合处进行等长4.注意器件摆放不要超出板框5.差分走线要耦合走，后期自己优化一下6.后期自己在地平面铺铜，把

网口差分需要进行对内等长，误差5mil2.走线需要优化一下，尽量不要出现直角3.差分出线要尽量耦合4.差分焊盘出线尽量从四角出线，后期自己优化一下5.差分需要按照阻抗线宽线距走线，避免后期造成阻抗突变6.存在多处drc7.时钟信号包地，尽量

地负片层并未赋予网络：差分对内等长注意规范：上述一致原因：差分对内等长5MIL：以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/it

走线拉出焊盘之后再去加粗：差分走线需要保持耦合，重新连接下：差分对内等长注意规范：保持耦合走线，差分下面 的走线明显比上面的宽，自己重新绘制下：差分队跟队之间也要满足10MI的误差：差分对内等长误差为5MIL：以上评审报告来源于凡亿教育90