- 全部
- 默认排序
数据线与地址线之间的分割线上需要打地过孔,建议150mil一个第4层数据线和地址线之间也需要添加一根地线分开2.等长存在误差报错3.有器件连接的网络要创建Xsignals进行等长4.注意电源需要再电源层处理一下,铺铜进行连接5.注意器件不要
老师,我把元器件导入pcb,然后矩形区域排列定pcb板大小,最后DSD,板子尺寸是有了,但是元器件变灰色了,请问怎么解决删掉元器件重新导入吗没用,还是灰色的
电源信号都没有处理:注意等长线的GAP尽量满足大于等于3W长度:可以减少串扰。注意看下xsignals分组 U16 -U17没有信号:数据跟地址用GND走线隔开:此处电源可以在电源层分割:以上评审报告来源于凡亿教育90天高速PCB特训班作业
注意数据跟地址,时钟,控制之间用GND走线隔开:建议等长线的GAP也尽量满足3W,避免自身的串扰:等长不是很美观,尽量采取咬合等长,既美观也节省空间,还可以调整下美观性:上述一致原因,注意等长线的gap:其他的等长没什么问题,只要是等长美观
本期直播邀请到的是马龙伟(https://github.com/loogg ) 其制作了工业网关综合DEMO,具体可见: https://github.com/RT-Thread-Studio/SDk-bsp-stm32h750-realt
1SDRAM注意数据线等长存在报错2DDR注意差分出线呀尽量耦合2.差分线对内等长处理不当,锯齿状等长不能超过线距的两倍3.差分要设置对内等长误差5mil4.滤波电容尽量保证一个管脚一个,靠近管脚摆放5.注意电源管脚扇孔走线需要加粗以上评审
注意过孔间距,不要造成平面铜皮割裂:注意地址控制时钟组跟数据组可以用GND走线间隔开:下面的数据一致用GND走线隔开:其他的走线等长没什么问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或
跨接电容旁边进行多打地过孔,不同的地间距建议2mm2.器件干涉3.SDRAM等长还存在没有达到目标值4.走线尽量不要从电阻电容中间穿5.滤波电容应该靠近输入管脚放置以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班
GitHub 镜像访问GitHub文件加速Github 加速下载加速你的 Github谷歌浏览器 GitHub 加速插件(推荐)GitHub raw 加速GitHub JSDelivr通过 Gitee 中转 fork 仓库下载通过修改 HOSTS 文件进行加速为什么 github 下载速度这么慢
多处存在开路报错焊盘应从短边出线,避免从长边和四角出线ddr和芯片放置太近,导致没有足够空间绕线,绕线很乱走线不能从同层器件中间穿过时钟线等长错误以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或