扫码关注
- 全部
- 默认排序
故事是这样的。前两天在AI芯片群里看到一个问题，有人问：大模型推理到底卡在哪里。问题描述挺详细的，说推理阶段，尤其是 token by token 生成的时候，延迟高得离谱。评论区有一群人在吵，有人说"上更大内存"，有人说"换更硬的芯片"，有人说"优化算法"。吵了半天，没一个说对。后来我花了一周时间
故事是这样的。前两天在AI芯片群里看到一个问题，有人问：大模型推理到底卡在哪里。问题描述挺详细的，说推理阶段，尤其是 token by token 生成的时候，延迟高得离谱。评论区有一群人在吵，有人说"上更大内存"，有人说"换更硬的芯片"，有人说"优化算法"。吵了半天，没一个说对。后来我花了一周时间
对于电子硬件产品的设计，模块化一直是大家推崇的“敏捷开发”法宝。从早期的单片机最小系统到如今动辄十几层板的FPGA或高阶ARM核心板，将主控MPU、DDR等涉及到高速高密度的有难度的设计与外设底板分离，确实能极大降低设计风险并加速产品上市。核心板与底板最终是要组合装配起来使用的，核心板与底板之间的“
同样是选择逻辑，if为什么可能比case更慢？两段RTL都是“满足某个条件就选一路数据”，仿真结果也一样，综合后的关键路径却可能差几级MUX。连续if/else表达的是“前面条件优先”，后面每一项都要等前面被排除；互斥、完整的case更容易
128级移位寄存器，综合后只占几片LUTRTL里写出128级移位寄存器，很多人会先按128个触发器估资源。综合报告却可能只出现几片LUT，因为部分Xilinx LUT能够配置成SRL：数据每拍在LUT内部移动，地址端选择从第几级取出。它非常
JTAG只断一颗器件，整条链也可能扫不出来下载器插上后，一颗FPGA也扫不到，但板上的JTAG时钟明明在跳。这并不一定说明下载器坏了，也不意味着所有器件同时出问题。多器件菊花链的数据要逐级穿过器件，再返回下载器；中间一级没有正确转发，整条链
板子电源都正常，CPU/FPGA为什么还是不启动？板子第一次上电，所有DC电源用万用表量都“有”：0.8 V、1.1 V、1.8 V、3.3 V，一个不少。可CPU没有串口日志，FPGA不DONE，JTAG也连不上。团队最容易出现的下一步是
使用的是AD9.4版本，FPGA 管脚是字母形式的，如何通过EXCEL快速创建原理图库文件，EXCEL形式如附图所示；我见网上的教程基本上管脚都是数字形式的，没有带字母的教程；
我有几个问题，想请教下。
我有几个问题，想请教下。FPGA的，普通io是什么电平标准呢ecl.还是cml，lvds，那种标准。因为，实际高速设计时需要通过电平标准，来设计匹配电路但我没在手册上，看到过相关描述
