扫码关注
- 全部
- 默认排序
SDRAM信号线等长处理
在布线完成后，这里以SDRAM为例，要对SDRAM信号线进行等长处理，以满足时序要求。SDRAM的信号可分为数据线、地址线、控制线、时钟线，走线时要同组同层，间距满足3W原则，每组数据线的等长误差范围为+-50mil，地址线、控制线、时钟线的等长误差范围为+-100mil。
走线保持3W间距等长绕线尽量咬合电容尽量靠近焊盘，电源走线加粗时钟线等长错误以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item
电感所在层内部需要挖空处理2.滤波电容摆放应该先大后小3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.数据线等长需要满足3W规则5.地址线也要满足3W规则6.此处不满足载流，VREF电源最少需要加粗到15mil7.此处走线需要
网口除差分信号外，其他的都需要加粗到20mil2.差分出线要尽量耦合3.差分需要进行对内等长，误差5mil4.注意RX和TX创建等长组，走线需要满足3W间距5.注意线宽尽量保持一下6.过孔尽量不要打在两个焊盘中间，7.焊盘上存在多余的线头以
1. 掌握PCB设计常用的设计技巧及熟悉PCB设计的整体流程 2. 掌握DDR3设计的知识要点 3.掌握3W原则的PCB设计 . 了解菊花链拓扑结构及设计规则 . 掌握蛇形等长走线
这里器件干涉了，调整一下这个网口所有层都需要挖空处理电感所在层内部铜皮需要挖空这里部分走线不满足3W原则，不满足地方有点多就不一一指出了这根线等长不满足要求需要调整一下这个等长这个边要大于等于3W差分对内没等长不满足+-5mil这个RJ45
在PCB设计中为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持大部分电场不互相干扰，这就是3W规则。
晶振需要走内差分，包地处理2.注意焊盘出现规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.时钟信号尽量单根包地处理4.存在多处drc5.等长线之间需要满足3W间距6.变压器需要挖空所有层
此处不满足载流，后期自己铺铜处理一下，走线最少需要加粗到15mil以上载流计算都是以最窄处计算的2.注意数据线，地址线之间等长需要满足3W规则后期自己优化一下3.像此处的碎铜尽量挖空处理注意差分对内等长误差5mil其他没什么问题以上评审报告
答：为了信号走线的质量，不产生串扰，我们保持信号走线与信号走线之间的间距为3倍线宽，这个间距指的是走线的中心到中心的间距，因为我们的线宽英文是width，所以这个规则我们通常就叫做3W原则。
全站最新内容推荐
