焊盘出线需要优化一下2.铜皮需要优化一下，尽量不要直角，建议45度3.差分走线需要耦合，后期自己调整一下4.差分对内等长误差5mil所有差分对都要注意一下5.负片层需要指定网络进行连接6.差分走线需要按照阻抗线宽线距进行走线，避免发生阻抗突

随着信号上升沿时间的减小，信号频率的提高，电子产品的EMI问题，也来越受到电子工程师的重视。高速pcb设计的成功，对EMI的贡献越来越受到重视，几乎60％的EMI问题可以通过高速PCB来控制解决。1高速信号走线屏蔽规则如上图所示：在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果

焊盘避免从长边、四角出线大电感下方同层铺铜挖空相邻电路大电感应朝不同方向垂直放置走线铺铜避免直角锐角以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.tao

注意差分对内等长凸起高度不鞥超过线距的两倍2.差分出线要注意耦合3.一层连通无需打孔4.注意器件不要干涉5.注意走线不要走到焊盘上面

差分走线要注意耦合出线2.时钟信号包地需要再地线上打上地过孔3.差分走线不满足间距规则4.网口差分需要进行对内等长，误差5mil5.小块孤铜后期可以挖掉以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问

主干道尽量呈一字型布局2.配置电路走线加粗到10mil即可，不用进行铺铜3.电容摆放应该先打后小原则4.器件摆放焊盘不要太靠近板框，建议最少1mm5.反馈线走10mil即可6.走线未从焊盘中出线7.此处电流应该要先经过电容，在经过电感输入到

数据线一组只有9根线，其他信号不要添加进来，高八位少一根LDQM12.数据线和地址线建议添加一根最少20mil的地线进行隔开3.过孔里存在多余的线头4.地址线分组错误，有电阻几根网络也需要添加进来进行一起等长，还有时钟信号5.走线需要从焊盘

答：这里所说的瓶颈模式，指的就是在某些特定的区域，按照阻抗线宽去进行走线，线走不出来，需要更小的线宽，这时候就可以采用瓶颈模式去进行走线，具体的操作步骤如下所示：

在某些走线中只需要去截断这条或者这一把走线中的某一段的线段而不是全部去删除做整段的走线，遇到这种情况，就可以使用到打断走线的这一操作去实现。

在PCB布局中，最常用的命令就是对齐及等间距操作，在布局使用这类操作可以让布局更加美观，让走线更顺。