No data
写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
凡亿Skill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿是国内领先的电子研发和技术培训提供商,是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略,目前近110万电子会员,技术储备为社会持续输送7万余人高级工程师,服务了1万多中小型企业合作伙伴。
PCB 上存在开路
2.DCDC采用单点接地,此处不用打孔
3.器件摆放注意对齐处理
4.电感所在层的内部需要挖空处理
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169
答:我们在进行PCB设计的时候,都是在PCB布局完成之后,在PCB中进行规则设置,但是很多原理图工程师喜欢在原理图中设置规则,这样导入网表之后,PCB加入的规则就会被冲掉,我们这里讲解一下,如何不将原理图的中所添加的规则导入到PCB中,具体操作的步骤如下所示:
我们在进行PCB设计的时候,需要根据不同的PCB板结构以及一些电子产品的需求来进行各种不同区域的设计,包括允许布局区域设计、禁止布局区域设计。允许布线区域设计等等。在Allegro设计中,设置这些就在Areas,如图5-60所示。 图5-60 各类布局布线区域示意图Ø 在Allegro软件中有Route Keepout、Route Keepin、Package Keepout、Package Keepin、Via Keepout等多种类型的区域进行设置,对PCB工
答:在将网表导入到PCB的过程中,经常会出现封装内管脚名或者数目与原理图内的器件管脚不一致,从而导致导入过程中报错,如图4-90所示: 图4-90 导入网表提示解析示意图上图是一个比较典型的封装中管脚与原理图中不一致而出现的报错内容。从上示报错内容(红色框标识的内容)可以获取以下信息点:Ø 器件的封装名为ERF8-40。Ø 封装中有几个多余的管脚,管脚名为41、42、43、44、45、46、47、48。Ø 封装中缺少了几个管脚,管脚名为H1、H
差分对内等长凸起高度不能超过线距的两倍2.差分出线要尽量耦合3.注意差分绕等长要求书哪里不耦合就在那里绕4.通孔焊盘可以不用打孔,直接从底层进行连接5.注意电源走线需要加粗,满足载流 ,走线尽量最短路劲6.CC1和CC2属于重要信号,需要
答:在制作封装时,建议使用的封装字体可如下示。如果字体的太小了,生产会有困难并且可能丝印印出来不方便识别,字体过大需要很大的PCB板空间放置,不利于设计,如表4-2所示:线宽字长字高42520单板器件/局部布局较密,一般不推荐用53025常规设计,推荐使用64535单板密度较小,有摆放足够空间表4-2 封装字体大小示意图
pcb行业大佬
发文章
活动作品VScode嵌入式开发之ESP入门
国产(立创)EDA速成实战全套视频合集(共66讲)
Altium 视频教程试听—大集合
layout中class的添加与其单独规则的设置
硬件设计基础之LED发光二极管规格书详解
凡亿Alita老师详解PADS logic新建元器件教程
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2023-09-09 14:36:37
2023-09-09 15:31:00
2023-09-09 15:41:33
2023-09-09 16:37:29
2023-09-09 16:38:54
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服