扫码关注
- 全部
- 默认排序
众所周知，Altium Designer（AD）是全球应用最广泛的EDA软件之一，随着时代发展，俨然发展出多个版本，工程师选择AD，核心就只有三条：高速设计稳不稳、协同操作灵不灵、硬件跑得动或跑不动，那么下面看看哪个版本的AD更适合项目。1
众所周知，Allegro是全球应用最广泛的EDA软件之一，随着时代发展，俨然发展出多个版本，工程师选择Allegro，核心就只有三条：高速设计稳如狗、协同效率狠如刀、旧硬件扛不扛得住。，那么下面看看哪个版本的AD更适合项目。1、老将偏爱Al
众所周知，Altium Designer（AD）是全球应用最广泛的EDA软件之一，随着时代发展，俨然发展出多个版本，工程师选择AD，核心就只有三条：高速设计稳不稳、协同操作灵不灵、硬件跑得动或跑不动，那么下面看看哪个版本的AD更适合项目。1
EMI 过不了，板子就得重画。做过高速设计的人应该都遇到过：原理图没问题，功能也正常，但一过 EMC 测试就跪了。辐射发射超标，传导发射超标，怎么改都降不下来。这时候很多人开始各种"补救"：加磁珠、加电容、包铜箔、改外壳……有时候能过，有时
做过高速板的人应该都遇到过这种情况：原理图没错，PCB 也没画错，板子焊好了一上电——不对劲。信号波形有毛刺，时序对不上，偶发误码，严重的甚至系统跑不起来。排查半天，电源没问题，时钟没问题，最后发现是走线阻抗没控好。阻抗不匹配，是高速设计中
DDR5已不是"高速设计"，而是"极限设计"。6400MT/s的速率下，一个位周期仅156ps，1mm走线就带来6~7ps延迟。很多工程师盯着等长不放，却忽略了真正的杀手——参考平面。1、等长：只是入门门槛DDR5的等长要求确实严苛。数据组
跑完SI仿真，眼图闭合——这是高速设计中最常见的噩梦。但闭合的根源，往往不是单一因素，而是板材与长度的共同"合谋"。先看一组关键数据以5英寸差分走线、10GHz信号为例：差距接近一倍。怎么判断是谁的锅？看频率-损耗曲线的交叉点。1GHz以下
走线等长是高速设计的基本功，但很多工程师发现，等长严格执行了，时序仿真依然报红。等长只是解决了飞行时间偏差，而时序违例的根源远不止这一个。1、串扰才是隐形杀手等长约束过严，走线被迫密集绕行，线间距缩小，串扰急剧上升。串扰带来的时序不确定性，
我有几个问题，想请教下。
我有几个问题，想请教下。fpga的，普通io是什么电平标准呢ecl.还是cml，lvds，那种标准。因为，实际高速设计时需要通过电平标准，来设计匹配电路但我没在手册上，看到过相关描述
在高速设计中，基于时序的考虑通常要对信号做线长匹配。对于Allegro PCB设计者来说，我们在等长的时候经常会提到X-NET，利用X-NET功能我们能够很快的计算多点拓扑结构等长长度，并且还能够计算数据组等长误差，很是方便，但是我发现在给很多学员教学的过程中，很多人不清楚这个功能的使用，那么我们这次抽时间弄成一个专题来详细的给大家讲解一下。
