高速信号 EMI 根源：时钟、谐波、回流路径深度解析

EMI 过不了，板子就得重画。

做过高速设计的人应该都遇到过：原理图没问题，功能也正常，但一过 EMC 测试就跪了。辐射发射超标，传导发射超标，怎么改都降不下来。

这时候很多人开始各种"补救"：加磁珠、加电容、包铜箔、改外壳……有时候能过，有时候过不了。为什么？因为没找到根源。

EMI 的问题，大部分可以从三个地方找：时钟、谐波、回流路径。这篇文章把这三个问题讲透。

一、时钟信号：EMI 的"头号嫌疑人"

为什么时钟信号是 EMI 的主要来源？

因为时钟是周期性的。

周期信号在频域上是离散的谱线，能量集中在特定的频率点上。而且时钟信号通常是板上翻转最快、驱动最强的信号之一，上升沿和下降沿都很陡，高频分量非常丰富。

你可以这样理解：时钟信号就像一个持续不断的"能量发射器"，每次翻转都在向空间辐射能量。如果这个能量没有好的回路路径，或者走线太长成了天线，EMI 必然超标。

1、时钟频率与 EMI 的关系

很多人以为 EMI 问题主要出在时钟的基频上，其实不然。

假设你的时钟频率是 100MHz，EMI 测试时超标的频率点可能是 300MHz、500MHz 甚至更高。为什么？因为时钟信号的谐波分量才是 EMI 的主要贡献者。

一个理想的方波时钟，包含无限多的奇次谐波（1、3、5、7……）。实际信号虽然不是理想方波，但谐波分量依然丰富，尤其是 3 次、5 次谐波，幅度通常还不小。

2、时钟走线的 EMI 风险

时钟走线如果处理不好，很容易变成"发射天线"。几个常见问题：

• 走线太长：时钟走线越长，天线效应越明显。特别是当时钟走线长度接近信号波长的 1/4 时，辐射效率急剧上升。
• 没有完整的地参考：时钟走线下方如果跨分割平面、换层，回流路径被打断，信号就会通过其他路径返回，形成大环路天线。
• 驱动能力过剩：有些设计为了时序裕量，选用驱动能力很强的时钟缓冲器。驱动越强，边沿越陡，高频分量越多，EMI 越难控制。

3、时钟 EMI 的优化策略

针对时钟信号的 EMI 问题，可以从以下几个方面入手：

降低上升/下降沿速率：如果时序允许，选择上升沿稍缓的驱动器，或者在时钟输出端串联小电阻（22Ω~33Ω）。边沿变缓，高频分量减少，EMI 明显改善。

缩短走线长度：时钟走线越短越好，尽量靠近负载放置。如果必须长距离传输，考虑用差分时钟或 LVDS 格式，共模噪声会小很多。

保证完整的地参考：时钟走线下方必须有连续的地平面，避免跨分割。如果必须换层，在换层孔旁边放置地孔，给回流提供低阻抗路径。

使用扩频时钟：扩频时钟（SSC）通过调制时钟频率，把能量从离散谱线"分散"到一定带宽内，降低峰值能量。很多处理器和时钟芯片都支持这个功能。

二、谐波：隐藏在信号中的"频率放大器"

说到谐波，很多人知道有这回事，但不清楚它对 EMI 的实际影响。

1、谐波是怎么产生的？

任何非正弦的周期信号，都可以分解成基波和一系列谐波。方波、梯形波这些数字信号，包含丰富的奇次谐波。

谐波的幅度和信号的上升沿时间直接相关。上升沿越陡，谐波分量越丰富，高频幅度也越大。

公式就不推导了，记住一个结论：信号的 -3dB 带宽约等于 0.35/Tr（Tr 是上升时间）。比如上升时间 1ns，有效带宽大约 350MHz。在这个带宽范围内，谐波分量都有相当的能量。

2、谐波如何影响 EMI？

谐波对 EMI 的影响主要体现在两个方面：

频率翻倍效应：一个 50MHz 的时钟，它的 5 次谐波就是 250MHz，7 次谐波是 350MHz。如果这些频率点正好落在敏感频段或者测试频段，EMI 问题就来了。

叠加效应：板子上可能有多路时钟，它们的谐波可能在不同频率点叠加。如果两个时钟的谐波频率相近，能量叠加后可能比单一信号超标更多。

3、谐波 EMI 的控制方法

控制谐波 EMI，核心是控制信号的高频分量。

减缓边沿：前面说过，上升沿越陡，谐波越丰富。在不影响时序的前提下，适当放缓边沿速率是最有效的手段之一。

使用低通滤波：在信号输出端加 RC 滤波或者磁珠滤波，滤除高频分量。注意滤波器件要靠近源端放置，否则滤波效果大打折扣。

差分信号优先：差分信号的两根线相位相反，辐射场可以相互抵消。如果时钟或高速数据可以用差分形式，优先选用。

三、回流路径：EMI 的"帮凶"

这是很多人容易忽略的一点。

信号从驱动端出发，经过走线到达接收端，然后呢？电流必须回到驱动端，形成闭合回路。这个回路怎么走，直接决定了 EMI 的严重程度。

1、什么是回流路径？

信号电流总是走阻抗最低的路径返回。对于高速信号，回流路径紧贴信号走线下方的参考平面（通常是地平面）。

为什么？因为信号线和下方的参考平面形成了传输线结构，回流通过分布电容耦合，紧贴信号路径流动。回流路径和信号路径围成的面积越小，环路电感越小，辐射也越小。

2、回流路径被打断会怎样？

当信号走线下方的参考平面不完整时，回流路径被迫绕路。常见情况：

• 跨分割平面：地平面被电源分割，信号跨过分割线，回流只能绕远路，环路面积突然变大。
• 换层：信号从一层换到另一层，如果没有在换层孔旁边加地孔，回流找不到路径，只能通过其他方式返回。
• 过孔密集区：过孔会在参考平面上打孔，如果过孔太密，参考平面变得"千疮百孔"，回流路径被打散。

环路面积一旦变大，环路天线效应就出来了。环路面积越大，辐射效率越高，EMI 越严重。

3、如何保证回流路径完整？

这是 EMI 设计中最重要的一环。

避免跨分割走线：高速信号（特别是时钟）绝对不能跨分割平面。如果必须跨，用桥接电容连接两个平面，给回流提供路径。

换层时加地孔：信号换层时，在信号过孔旁边打地孔。一般一个信号孔配 1~2 个地孔，让回流能够跟随信号切换层。

保持参考平面完整：在高速信号走线区域，尽量避免在参考平面上开槽、打孔。如果必须开孔，远离敏感走线。

控制阻抗连续：回流路径的变化往往伴随阻抗不连续。做好阻抗控制，本身也是对回流路径的保护。

四、实战案例：一个 EMI 问题的排查过程

说个实际遇到的案例。

某工业控制板，EMI 测试时 150MHz 附近超标 6dB。板子上有一个 25MHz 的晶振，给 MCU 提供时钟。

排查过程：

第一步：确认超标频率与板载时钟的关系。25MHz 的 6 次谐波正好是 150MHz，初步锁定为时钟谐波问题。

第二步：检查时钟走线。发现晶振到 MCU 的走线约 5cm，且跨过了电源分割区域。回流路径被打断，形成大环路。

第三步：整改措施。缩短时钟走线到 2cm，避免跨分割；在晶振输出端串联 33Ω 电阻，减缓边沿；在换层孔旁边加地孔。

结果：整改后重新测试，150MHz 位置下降了 8dB，顺利通过。

五、总结

EMI 问题看似复杂，但追根溯源，大部分可以从这三个方面找原因：

• 时钟信号：周期性强、边沿陡峭，是主要的 EMI 源头。控制走线长度、保证地参考完整、使用扩频时钟是有效手段。
• 谐波分量：高频谐波是 EMI 测试超标的主要贡献者。减缓边沿、低通滤波、使用差分信号可以降低谐波影响。
• 回流路径：回流路径打断会形成大环路天线。避免跨分割、换层加地孔、保持参考平面完整是关键。

最后说一点，EMI 设计是"预防胜于治疗"。在原理图和 PCB 布局阶段就考虑好这些问题，比后期整改省时省力得多。等板子做出来再测不过，那时候改起来可就麻烦了。