答：在设计原理图时，工程师们都喜欢在原理图中加上自己的独有标志或者是公司的logo，来表示这份原理图是该工程师绘制的或者是该公司的产品，这里我们就教一下大家，如何将公司的logo加入的原理图的Title Block中，具体的操作如下：第一步，Title block是一个全局的变量，存在于每一页的原理图中，我们需要在库里面的Title block加入图片，然后更新到原理图中；第二步，在当前设计的库Design Cathe路径下找到Title block的库，复制到本地的库路径下，才可以对其进行更改

弹出export logic对话框，选择design entry CIS选项，export directory选择输出网表的路径，然后单击export directory按钮。导出完毕后，单击close按钮，关闭对话框。用orcad打开与PCB相对应的原理图，执行菜单命令tools→back annotate.....，在弹出的back annotate对话框中打开PCB editor选项卡，如图：

布局没什么问题。拉出焊盘之后注意差分走线保持耦合，重新走下：差分打孔换层两侧打上地过孔，缩短回流路径：建议差分每组直接走GND线包地处理：差分从过孔拉出注意耦合， 连接处重新走下：差分组组内等长误差没什么问题了。以上评审报告来源于凡亿教育9

按照3D模型库添加库路径的方法添加完之后，打开PCB就提示错误。说steppath：variable not defined。需要进行怎么设置呢？C:\123.jpeg

答：Title block是一个全局的变量，存在于每一页的原理图中，我们需要在库里面的Title block加入图片，然后更新到原理图中。第一步，在当前设计的库Design Cathe路径下找到Title block的库，复制到本地的库路径下，才可以对其进行更改；第二步，打开Title block的库，进行更改，放置公司logo，点击菜单Place→Picture，放置之前准备好的图片，放置到Title block中，调整好大小以及位置，如图2-83所示，这样就把logo图片加入到了Title

铺铜尽量包裹住焊盘，容易造成开路2.注意不要存在stub线头3.反馈线宽尽量走10mil以上4.电感下面尽量不要放置器件和走线5.焊盘和走线间距过近，后期自己优化一下走线路径

一个良好的布局设计可优化效率，减缓热应力，并尽量减小走线与元件之间的噪声与作用。这一切都源于设计人员对电源中电流传导路径以及信号流的理解。

一个良好的布局设计可优化效率，减缓热应力，并尽量减小走线与元件之间的噪声与作用。这一切都源于设计人员对电源中电流传导路径以及信号流的理解。 当一块原型电源板首次加电时，最好的情况是它不仅能工作，而且还安静、发热低。然而，这种情况并不多见。

注意电源不要任意角度走线，注意走线规范：此处电池管脚加粗走线：铺铜注意这种尖岬铜皮，自己优化下：注意走线能拉直的拉直处理，尽量最短路径：此处器件包地处理：还存在一处开路报错：以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解P

答：这两个命令，Replace Cathe与Update Cathe都是元器件库更新的命令，一般用于批量对原理图中的器件进行更新或者替换，主要的区别有以下几点：Ø Update Cathe命令只能用于本地路径库的更新，库路径不是本地，会弹出错误信息，找不到该元器件库，如图2-82所示： 图2-82更新器件错误信息示意图Ø Replace Cathe命令可以改变元器件库的连接关系，选择不同的库即可，而Update Cathe是不可以的；Ø 如果在元件库中添加