找到 “网口” 相关内容 条
  • 全部
  • 默认排序

这里底层没有连接这里有不完全连接这里两个不同网络的地之间间距至少1.5mm以上这个时钟要包地处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taoba

199 0 0
PCB Layout 2024-01-08 16:55:29
ZJC-第四次作业-千兆网口模块的设计-第一次上传作业评审

差分信号连接到过孔没有保证耦合:走线注意中心跟中心连接,注意走线规范:焊盘内走线宽度最多与焊盘同宽,拉出焊盘之后再去加粗走线:扇孔注意对齐调整:其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课

全能19期-AD- 董超-第三次作业-百兆网口模块作业

机壳地跟电路地之间需要满足2MM间距:跨接器件两边可以都打点地过孔:板上这种孤铜需要割除,其他地方一致情况的自己去修改:变压器上除了差分信号,其他的信号加粗20MI走线:注意差分走线是连接到焊盘中心的:注意差分走线连接焊盘还可以优化:差分走

AD-全能20期-思乐 千兆网口

这里有未连接的线路变压器下未挖空处理这两组差分对内误差要小于5mil晶振背面不允许走线和放置器件,并且晶振需要包地处理变压器这里的线除了差分要不小于20mil这个间距要大于1mm这里走线不满足载流以上评审报告来源于凡亿教育90天高速PCB特

388 0 0
觅一惘-第四次作业 千兆网口PCB模块设计作业评审

模拟信号尽量一字型布局,并单根包地2.锯齿状等长不能超过线距的2倍3.网口除差分信号外,其他都需要加粗到20mil4.电感所在层的内部需要挖空处理5.反馈路劲需要从电容后面取样6.注意数据线直接拿等长需要满足3W规则7.地址线之间也需要满足

90天全能特训班15期allegro-WJF-达芬奇-作业评审

差分出线尽量耦合2.打孔从底层进行连接即可3.滤波电容靠近管脚放置4.焊盘出线需要优化5.四组差分需要进行对内等长,误差5mil6.时钟信号需要单根包地处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以

90天全能特训班17期 allegro -马晓轩 -百兆网口-作业评审

网口除差分信号外,其他的都需要加粗到20mil2.注意差分出线要尽量耦合3.此处尽量电容靠近管脚摆放4.焊盘出线宽度与焊盘同宽,注意出线规范5.差分需要进行对内等长,误差5mil6.除了中间的散热孔个,其他的都可以盖油处理以上评审报告来源于

90天全能特训班20期 AD-孔傲涵-百兆网口

差分对内误差控制在+-5mil以内rx和tx需要等长的类没有建对,要建这里phy芯片到ic的rx和tx的等长组散热焊盘要双面打孔处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:

117 0 0
PCB Layout 2024-03-26 17:52:09
AD+冯定文+第四次作业+百兆网口模作业评审

注意差分走线,此处的右边调整为左边形式走线:注意地网络顶层也没铺铜,GND层也没有进行负片分割,需要重新设计:PWR层也没有设置负片层进行分割或者是正片铺铜,建议重新设计下:电源跟地都没有处理。TX RX没有设置MGROUP等长:差分需要对

全能19期-黎润舟-第三次作业-百兆网口设计