注意等长线需要满足3W规则2.此处铜皮可以在加宽一些，尽量加大载流能力3.电感所在炒年糕的内部需要挖空处理4.其他没什么问题以上评审报告来源于凡亿教育邮件公益作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://ite

1.Altium Designer将需要做等长的线组成一个类：在Design-Classes中，右键Net Classes弹出菜单中，选择Add Class，为新New Class命名（Rename Class），加入需要的Net。

跨接器件旁边尽量多打地过孔2.此处为电源网络，线宽需要加粗3.确认一下此处是否满足载流，线宽尽量一致4.晶振下面不要走线5.差差分之外，其他的信号都需要加粗到20mil6.器件摆放不要挡住1脚标识7.注意等长线之间需要满足3W规则，与时钟信

走线尽量拉直，自己优化一下2.等长线之间需要满足3W3.线宽尽量保持一致4.电容摆放尽量先经过电容在进入管脚5.跨接器件旁边尽量多大地过孔SD时钟信号尽量单根包地以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课

差分线处理不当，锯齿状等长不能超过线距的两倍pcb上还存在很多一样的问题，自己对应修改一下2.等长线之间需要满足3W规则3.此处出现载流瓶颈4.焊盘出线不规范5.电感所在层的内部需要挖空处理6.注意铜皮尽量不要任意角度，建议45度7.过孔不

器件摆放太近，建议2mm2.晶振尽量靠近芯片摆放，走内差分，并包地处理3.注意TX,RX等长线之间需要满足3W规则4.TX整组包地少一根TXD35.电源信号可以在电源层处理6.此处差分走线需要优化一下7.变压器除产信号外，其他的都需要加粗到

DDR3 2片：电感内部挖空处理。注意电源铺铜不要出现这种瓶颈处：等长线注意要保证3W间距，去调整出来：数据线需要满足等长误差，还存在报错：数据线也要满足3W间距自己注意走线跟过孔的间距规则：分割带尽量大于20MIL：以上评审报告来源于凡亿

网口差分需要进行对内等长，误差5mil2.注意差分走线要注意耦合3.注意等长线之间需要满足3W规则4.等长存在误差报错5.地网络进行就近打孔，连接到地层，缩短回流路劲6.顶层BGA里面的铜尽量挖掉7.电感所在层内部需要挖空处理以上评审报告来

AD21的蛇形等长线如何批量更改线宽，用相似对象的方法修改不了

AD如何走蛇形等长线