扫码关注
- 全部
- 默认排序
1.电源滤波电容尽量靠近管脚摆放均匀放置，尽量一个电源焊盘放一个电容2.器件摆放干涉3.地址线分组错误，缺少部分信号4.信号线布线造成闭合回路。5.顶层低层没有铺铜，导致地焊盘没有连接过孔。6.时钟没有和地址线等长以上评审报告来源于凡亿教育
注意电源地跟机壳地之间满足至少2MM间距：器件注意放置完全，并且放置完成之后走线连接：把没有设计的器件布局布线设计下。变压器除了差分信号，其他信号也要走线连接完全：还存在多处飞线，存在信号没有连接完全：等长线之间需要满足3W间距：注意等长还
![全能19期-allegro_THE的_第三次作业[2]千兆网卡PCB设计](https://api.fanyedu.com/uploads/ueditor/image/20230711/1689056641694508.png)
还存在较多飞线，基本上是电源以及地没有连接：电源主干道器件尽量靠近管脚，不要间隔那么远，主干道器件优先级最高，其他的配置电阻电容可以调整的：电源输出的反馈信号也没有连接：器件尽量整体中心对齐处理下：此处电源连接的线宽完全满足不了载流大小，需
电感所在层的中间需要挖空处理2.反馈线走10mil即可3.过孔需要开窗处理，然后底层需要开窗进行扇热4.注意铜皮需要优化一下5.相同网络的铜皮和走线没有连接上，后期自己更改一下铜皮属性设置以上评审报告来源于凡亿教育90天高速PCB特训班作业
1.应单点接地，只到一个点打孔，所有地网络都连接到芯片散热焊盘下方打孔连接大铜皮。2.下方电路没有电源输入存在开路，最前放电容电源和地没有连接。3.多余打孔，底层没有连接。4.底层没有铺大地铜，底层应该整版铺地铜。5.相邻电感应朝不同方向布
能铺完一整块铜皮的就一次铺完，优化下：过孔打在第一个电容输入前面：上述一致问题，能铺完的就整体铺完，不要太多这种碎铜：铺铜尽量美观，不要直角锐角，尽量全部钝角铺铜：不合格的铜皮都重新绘制铺配置电阻电容还有飞线，没有连接：注意焊盘出线注意规范
焊盘出线需要优化一下2.焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.器件摆放尽量对齐处理4.差分走线不满足差分间距规则5.差分对内等长5mil6.器件干涉7.走线没有连接到过孔中心，存在开路8.注意走线不要任意角度USB2.0注意差
1.存在开路，孤岛铜皮没有连接出去。2.芯片中间过孔没有连接出去导致天线报错。3.多处孤岛铜皮和尖岬铜皮。4.电容地网络要和电源一样加宽载流。5.差分焊盘出线尽量耦合6.差分走线不耦合7.时钟信号走线要包地处理8.走线尽量短9.TX、RX没
存在开路2.相同网络的铜皮和走线没有连接在一起，后期自己更改一下铜皮属性3.电感所在层的内部需要挖空处理4.器件摆放尽量对齐处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht
采用单点接地，此处不用打孔2.器件摆放尽量中心对齐处理3.走线尽量不要有直角，后期自己调整一下走线路劲4.电感所在层的内部需要挖空处理5.相同网络的走线和铜皮没有连接在一起，后期自己调整一下铜皮属性6.铜皮尽量不要有尖角，尽量钝角7.走线尽
全站最新内容推荐
