全能19期-Allegro-茉宣第一次作业——DCDC

此处电源走线要注意满足载流2.晶振需要走内差分，并包地处理3.器件摆放不要挡住一脚标识4.注意等长线之间需要满足3W5.注意电源要满足载流6.变压器要所有层挖空处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班

器件尽量整体中心对齐：等长线的gap大于等于3W：地址数据等长误差没什么问题 ，都在误差范围内：其他的基本没什么问题，完成得还可以。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：

cadence allegro Allow test directly on pad：允许测试点在焊盘上，允许时将自动替换已有的过孔。Allow test directly on trace：允许测试点在信号线上，允许时测试点可以直接在信号线上。Allow pin escape insertion：允许从引脚上自动引出测试点。Test unused pins：无网络引脚添加测试点。

答：在做PCB设计时，有时结构上会对局部的器件布局有高度要求，不能将超过高度限制的器件放到限高区，否则会导致PCB装配问题。这个高度信息我们可以在做PCB封装时进行设置，设置好了就可以在设计时查看高度信息，辅助我们进行PCB设计。第一步，打开一个PCB封装，将Package Geometry-Place_Bound_top层显示出来，如图4-70所示， 图4-70  显示元器件占地面积示意图第二步，点击Setup-Areas-Package Height选项，如图4-71所示

下面为大家总结了39条Allegro操作指令，涉及鼠标设定、Text path设置、Stroke的使用等，无论是新手还是老司机，这些常用操作指令都必须熟记在心！