扫码关注
- 全部
- 默认排序
一、逻辑设计（1）组合逻辑设计下面是一些用Verilog进行组合逻辑设计时的一些注意事项：①组合逻辑可以得到两种常用的RTL 级描述方式。第一种是always 模块的触发事件为电平敏感信号列表；第二种就是用assign 关键字描述的数据流赋值语句。②always 模块的敏感表为电平敏感信号的电路可几
在PCB设计中，我们总是会被提醒：一定要注意敏感信号、不要干扰到敏感信号等，这让许多人开始好奇，敏感信号到底是什么，我们为什么要注意敏感信号？今天针对这些问题进行回答，希望对小伙伴们有所帮助。1、敏感信号是什么？一般来说，敏感信号是指那些对
在PCB设计中，时钟信号是极为关键的敏感信号，若设置不当很容易干扰到系统稳定，电磁干扰更加严重。所以工程师必须慎重对待时钟信号，遵循其高频特性和对时序的严格要求，确保其布局布线顺利。1、减少过孔数量时钟线上应尽量减少过孔的使用，因为过孔会增
在PCB设计中，良好的信号走线，可提高电路性能及稳定性。不过信号种类繁多，如Modem信号、数字/模拟信号、总线接口等，它们的走线应该是什么样？1. Modem信号隔离原则噪声源与敏感信号分离：将易产生噪声的信号（如TX/RX引脚）与易受干
八层板是高速信号、电源完整性的关键结构，但叠层设计直接影响PCB性能。新人常因经验不足踩坑，掌握这些核心思考点能少走弯路。1. 信号层分配优先级顶层/底层：优先放高速信号（如DDR、USB3.0）中间层：隔离敏感信号（如模拟信号、射频信号）
模拟电路最怕什么？噪声。而噪声的源头，往往就是那条看似不起眼的地线。1、地回路地回路的本质是电流在闭合环路中流动时，因地线阻抗产生压降，导致不同接地点电位不等。这个压降会直接叠加到敏感信号上。一个10mV的地电位差，对精密ADC来说就是灾难
