SIM:注意测试点跟器件以及过孔的间距，此处右侧器件可以整体往右边挪动一点：注意铜皮尽量设置动态铜皮，将静态转换下：电感内部挖空掉，在当前层：TF：注意器件之间可以空出点间距留出来扇孔，扇孔不要离焊盘太远：时钟信号包地保全一点，还有 空间可

差分出线尽量耦合2.打孔从底层进行连接即可3.滤波电容靠近管脚放置4.焊盘出线需要优化5.四组差分需要进行对内等长，误差5mil6.时钟信号需要单根包地处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以

差分走线不符合规范，要按照差分阻抗线宽线距进行走线2.对内等长凸起高度不能超过线距的两倍3.差分走线需要在优化一下4.此处存在短路5.存在多处开路6.一层连通不用打孔，差分要按照阻抗线距走线7.时钟信号尽量单根包地处理8.差分对内等长误差5

注意差分凸起高度不能超过线距的两倍2.差分走线需要优化一下3.时钟信号尽量包地处理4.电容尽量靠近管脚均匀摆放5.差分出线要尽量耦合，后期自己优化一下6.存在多处开路后期自己在顶底层铺上电源和地铜皮7.变压器需要挖空所有层处理

晶振走内差分需要再优化一下2.模拟信号走一字型布局，没空间就调整旁边的器件和走线3.跨接器件旁边尽量多打地过孔，间距建议2mm，贴片器件建议离定位孔远一下可以参考一下此图4.地址线，控制线和时钟信号未创建等长组进行等长5.此处走线能拉直尽量

1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.走线尽量不要从器件中间穿过3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.时钟信号包地需要在地线上间隔150mil-200mil添加一个地过孔

网口差分控100欧姆，不是90，加后期自己注意一下2.差分对内等长误差5mil3.差分出线要尽量耦合走线不要超过焊盘宽度，建议与焊盘同宽，自己调整一下5.时钟信号需要包地处理，在地线上均匀的打上过孔蛇形等长建议用钝角以上评审报告来源于凡亿教

ddr之间ddr和芯片距离太远，ddr到芯片推荐600-800mil器件摆放太近丝印干涉，滤波电容推荐摆放到ddr背面靠近焊盘放置 过孔上焊盘，小器件焊盘尽量不要打孔到焊盘上差分线是主要时钟信号，尽量缩短走线电容靠近ddr中间放置差分线等长