扫码关注
- 全部
- 默认排序
1.485的内差分需要再优化一下2. 模拟信号下面尽量不要穿别的信号线，后期自己换一下走线路径3. 电容尽量靠近管脚放置，一个管脚一个4. 跨接器件旁边尽量多打地过孔，分割间距最少1mm5. 网口除差分信号外其他的信号都需要加粗到20mil
此处做兼容设计，器件可以摆放在一起2.注意差分对内等长规范，锯齿状等长不能超过线距的两倍3.差分需要进行对内等长，等长误差为5mil有好几对都没有满足，后期自己调整一下4.后期自己优化一下走线5.Type-C信号只有6对差分信号，此处不用走
1.差分布线没有包地，需要每对差分单独包地打孔处理 2.差分换层旁边需要靠近打两个地过孔z3.差分布线长距离不耦合 4.差分没有等长，需要分组等长和对内等长处理 5.差分信号布线造成回路，应放置在后面尽量保持信号流向顺畅。 6. 存在飞线没
网口除差分信号外，其他的都需要加粗到20mil2.差分出线要尽量耦合3.差分需要进行对内等长，误差5mil4.注意RX和TX创建等长组，走线需要满足3W间距5.注意线宽尽量保持一下6.过孔尽量不要打在两个焊盘中间，7.焊盘上存在多余的线头以
机壳地以及电源地没有正片铺铜处理也没有负片分割处理，注意地是需要处理的：变压器上除了差分信号，其他的加粗20MIL走线：电源层也并未处理电源 ：TX RX信号之间用GND走线隔开：RX TX没有创建等长组进行等长：差分对内等长误差为5MIL
注意电源地跟机壳地之间满足至少2MM间距：器件注意放置完全，并且放置完成之后走线连接：把没有设计的器件布局布线设计下。变压器除了差分信号，其他信号也要走线连接完全：还存在多处飞线，存在信号没有连接完全：等长线之间需要满足3W间距：注意等长还
![全能19期-allegro_THE的_第三次作业[2]千兆网卡PCB设计](https://api.fanyedu.com/uploads/ueditor/image/20230711/1689056641694508.png)
电感当前层的内部挖空处理：上述一致问题：注意不同地之间至少满足2MM间距：变压器信号除了差分信号，其他加粗20MIL走线：注意差分对内等长的GAP大于等于3W：焊盘扇孔注意对齐扇出：注意等长线之间满足3W间距原则可以调整下：注意的过孔之间的
差分信号连接到过孔没有保证耦合：走线注意中心跟中心连接，注意走线规范：焊盘内走线宽度最多与焊盘同宽，拉出焊盘之后再去加粗走线：扇孔注意对齐调整：其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课
差分对内等长锯齿状不能超过线距的两倍2.差分走线要尽量耦合出线，后期自己优化一下3.电容尽量一个管脚一个4.差分信号尽量少打孔换层，打孔注意耦合以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫
变压器上除了差分信号，其他的加粗20MI走线：差分注意耦合，从焊盘拉出之后，自己重新优化：差分连接进焊盘没有耦合走线，自己处理下：差分信号一定是需要耦合走线，完全没有按照要求，自己重新绘制下：注意打孔要求，顶层能拉通的，把多余过孔删除：注意
全站最新内容推荐
