扫码关注
- 全部
- 默认排序
单板层排布是PCB设计的地基工程，直接影响信号完整性、EMC性能与制造成本，本文将提炼六大核心原则，直面高速场景下层叠设计的关键点。1、层数选择三要素关键信号数量差分对/高速总线数量决定信号层数（每层≤8组关键信号）内存总线需独立层（DDR
SAE J1939 跟CANOpen，DeviceNet等一样都隶属于CAN的高层协议，J1939广泛应用于卡车，船舶，农林等设备，也正在拓展至其他的行业，因其属于CAN高层协议里面比较简单的一种，所以学习起来难度不是很大，协议内容也不复杂，之前在公众号多次讲过J1939的协议内容，今天来看看如何定
做印刷电路板（PCB）成本高？别愁！掌握这些降本技巧，轻松省下不少钱。1、设计巧规划缩小尺寸：把PCB尺寸往小了设计，每少10%面积，材料成本能降8% - 12%。减少层数：在不影响性能的前提下，能少用层就少用，从6层减到4层，成本能降不少
十层板因高密度、强抗干扰能力，常用于高速通信、服务器等高端场景。但层数多≠设计简单，布局不当易引发信号串扰、散热困难等问题。本文梳理10个关键注意事项，助你高效完成十层板设计。一、分层规划：先定框架再动手明确信号/电源/地层：顶层/底层：高
手机主板、显卡等复杂设备常藏多层PCB，但如何快速判断层数？无需专业设备，掌握这些技巧，普通人也能轻松识别。一、物理观察法（最常用）边缘分层线双面板：边缘仅一条铜箔线（顶层+底层）。四层板：边缘可见两条分层线（顶层+内层1+内层2+底层）。
HDI高密度互连技术突破 线宽线距缩至20μm支撑高端封装HDI技术向极致微缩迈进，20μm线宽线距实现量产突破。2026年，国内PCB企业在高密度互连（HDI）技术上取得重大突破，线宽线距从50μm缩至20μm，叠层层数从8+8提升至12
AI算力的爆发式增长，正在彻底重塑PCB行业的技术格局。过去普通服务器用8-16层板就能满足需求，现在新一代AI服务器的PCB层数普遍冲到了26层以上，头部厂商的40层高端板已经进入批量出货阶段。很多硬件工程师想转型做AI服务器PCB设计，
混频器
(1)混频器是接收链路中一个极其重要的部件，接收机的很多抗干扰性能，都是因为有这样一个部件在这边。也许会说，直采是不是就不用混频器了，那是不是就没有这些事了。其实从某方面讲，ADC的底层数学原理又是类似混频器的存在[1]，所以该有的影响，该考虑还是要考虑。时钟相噪对邻信道干扰等的影响，要考虑。频率规
老师，AD里面增加pcb层数的时候，视频教程有些增加正片，有些增加负片层，这个有没有什么讲究？增加正品层和负片层对我们的设计的pcb有没有实质的影响？老师，AD里面增加pcb层数的时候，视频教程有些增加正片，有些增加负片层，这个有没有什么讲究？增加正品层和负片层对我们的设计的pcb有没有实质的影响？
