电感所在层测内部需要挖空处理2.地分割间距最少控制1mm以上，有跨接器件的地方不满足可以忽略，其他地方尽量一致3.除差分线外，其他的都需要加粗到20mil4.注意过孔尽量不要上焊盘5.注意等长线之间需要满足3W6.地址线也需要添加等长组进行

地分割间距要保证2mm，有器件的地方可以不满足2.网口除差分信号外，其他的都需要加粗到20mil3.晶振需要包地处理，并在地线上4.BGA里面的铜皮建议挖空处理5.焊盘到孔的间距过近，建议6mil，后期自己优化一下以上评审报告来源于凡亿教育

1.485需要走类差分处理或者加粗2.模拟信号需要一字型布局，走线需要加粗，并包地处理3.晶振需要走类差分处理晶振走线都需要优化一下4.差分走线需要按照阻抗线宽线距要求走，后期自己优化一下5.注意地分割，模拟地不要进去数字地里面，分割间距1

网口除差分信号外，其他信号都需要加粗到20mil2.注意网口的地分割，跨接器件旁要多打地过孔，分割间距2mm后期自己处理一下3.差分出线需要优化一下，器件可以摆放远一点，包地的线要需要均匀打上过孔4.注意差分信号需要按照阻抗线距进行走线晶振

模拟信号要一字型布局，走线加粗处理4层板不用打埋盲孔，直接打通孔即可铜皮和走线选择一种即可，不用重复选择.地分割间距要满足1.5mm，，建议2mm，有器件的地方可以不满足晶振走类差分需要再优化一下变压器需要所有层挖空处理注意存在多处drc错

跨接器件旁边要尽量多打地过孔，地分割间距最少1.5mm2.网口差分要进行对内等长，误差5mil3.模拟信号走线需要加粗4.地网络要就近打孔，回流到地平面5.反馈信号压迫从电容后面取样，走线要加粗6.注意数据线之间等长需要满足3W规则7.等长

Cadence Allegro16.6 两层stm32最小系统主板pcb视频教程，PCB设计全功能模块，进阶实战案例。STM32F103C8T6最小系统方案，原理图库+SCH+PCB库+Layout设计，双面板电源+地分割解析。