找到 “包地” 相关内容 条
  • 全部
  • 默认排序

差分线对内等长凸起高度不能超过线距的两倍2.等长线之间尽量要满足3W规则,后期自己调整一下走线间距3.电源走线路径要尽量短,后期自己优化一下走线路径4.左右声道尽量单根包地5.差分走线要尽量耦合出线,后期自己调整一下地过孔6.注意天线部分挖

265 0 0
allegro 弟子计划-郭耀-RK3288

电源网络就近打孔即可2.晶振包地多打地过孔,晶振下面尽量不要走线3.VGA属于模拟信号,走线需要加粗,并包地处理,下面不要穿其他信号线4.没有添加网口4对差分的class5.差分对内等长误差5mil6.变压器需要所有层挖空7.确认一下此处是

90天全能特训班16期 AD-程顺斌-达芬奇-作业评审

晶振下面尽量不要走线2.晶振需要走类差分形式3.电源的输入输出需要铺铜处理,铺铜宽度需要满足电源电流大小4.差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍5.时钟包地的地线上需要间隔150mil-200mil打上一个过孔6.焊盘出线

立创EDA梁山派-39_43作业评审报告

差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍2.器件摆放尽量对齐处理3.晶振走线需要走类差分处理4.电源输入的滤波电容应该靠近输入管脚(4脚)放置5.此处在一层走线即可,建议铺铜处理6.时钟包地需要在地上间隔150mil-200m

立创EDA梁山派-沐橙作业评审报告

时钟线要包地处理变压器的线除了差分外其他的都要大于20mil这里的差分可以优化一下,线要连到焊盘中心晶振下面不要走线 这里除了跨接器件所在的地方其他的都要保持2mm的间距以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PC

122 0 0
PCB Layout 2024-04-01 17:38:21
焦彦芸-第四次作业-千兆网口的PCB设计作业评审

差分对内等长绕线不符合规范差分对布线线宽不一致,会导致阻抗不一致多个器件没有布局布线内层电源和地没有铜皮,导致电源和地都是开路变压器前后电源线宽不一致,变压器除差分外所有走线加粗到20mil时钟信号没有布线,应包地打孔连接rx,tx应建立等

90天全能特训班20期-兜兜里有糖-第五次作业-百兆网口

VGA模拟信号要一字型布局,走线加粗处理2.晶振需要走内差分,走线要尽量短,晶振尽量顶层走线,包地要包完整3.差分对内等长不能超过线距的两倍,包地要在地线上打孔4.跨接器件旁边需要多打地过孔,器件摆放可以在优化一下5.反馈需要从最后一个电容

90天全能特训班19期 AD -朱腾-达芬奇

这里有未连接的线路变压器下未挖空处理这两组差分对内误差要小于5mil晶振背面不允许走线和放置器件,并且晶振需要包地处理变压器这里的线除了差分要不小于20mil这个间距要大于1mm这里走线不满足载流以上评审报告来源于凡亿教育90天高速PCB特

411 0 0
觅一惘-第四次作业 千兆网口PCB模块设计作业评审

变压器除差分信号 其他信号20MIL:晶振注意做个包地:注意机壳地跟电路地在空间充足的情况下隔离2MM宽度:扇孔不整齐:差分以及RX TX等长没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访

Allegro-弟子- 金洲梁 千兆网口模块

这里底层没有连接这里有不完全连接这里两个不同网络的地之间间距至少1.5mm以上这个时钟要包地处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taoba

218 0 0
PCB Layout 2024-01-08 16:55:29
ZJC-第四次作业-千兆网口模块的设计-第一次上传作业评审