找到 “优化” 相关内容 条
  • 全部
  • 默认排序

输出打孔要打在最后一个滤波电容后面2.器件布局尽量紧凑,对齐处理3.注意焊盘出现规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊4.注意铺铜不要有任意角度,尽量钝角处理后期自己优化一下铜皮5.电感所在层的内部需要挖空处理6.反馈线走1

90天全能特训班20期 AD -林凡太-DCDC

电感底部不要放置器件,以及走线也不行,自己吧底层的器件看能不能优化塞到芯片底部:注意电感跟芯片管教是属于DCDC主干道,走线肯定满足不了载流,需要铺铜处理:并且主干道器件优先放置,所有路径要尽量短,电感应该靠近管脚:建议自己分清楚原理图上的

Allegro-全能20期-Allegro小飞象-第一次作业-PMU模块PCB布局布线设计

电感底部不能放置器件,以及走线,自己优化吧电感下面的器件塞到芯片底部:布局需要改动。器件并未对齐,并且都干涉了:器件是需要整体的中心对齐放置。上述一致原因的布局问题:布局需要优化,中心对齐好,器件之间不要干涉。DCDC电源主干道的电容是要靠

AD-全能20期- 邹旭的第三次作业PMU模块

电感底部不能放置器件,建议自己优化下布局放置到IC芯片底部,自己修改下:器件尽量对齐:注意铜皮不要直接绘制,尽量钝角优化下:尽量能一块铺完的就一块,不要两块叠加,并且铜皮绘制尽量均匀,不要直角尖角:电感中间放置了铜皮挖空区域,铜皮重新灌下,

AD-全能20期-思乐第3次作业PMU模块

存在无网络过孔,短路了2.输出过孔要打在最后一下滤波电容的后面3.过孔不要上焊盘4.电感下面尽量不要放置器件和走线5.存在多处开路和drc报错,后期自己处理一下6.注意走线需要连接到焊盘中心,此处需要优化一下7.相同网络的走线和铜皮未进行连

90天全能特训班20期 AD -段太山-PMU

VGA模拟信号要一字型布局,走线加粗处理2.晶振需要走内差分,走线要尽量短,晶振尽量顶层走线,包地要包完整3.差分对内等长不能超过线距的两倍,包地要在地线上打孔4.跨接器件旁边需要多打地过孔,器件摆放可以在优化一下5.反馈需要从最后一个电容

90天全能特训班19期 AD -朱腾-达芬奇

散热孔要两面开窗处理rx等长误差控制在100以内差分这里优化一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?s

1347 0 0
PCB Layout 2023-09-25 16:51:02
AD小脚冰凉-第五次作业百兆网模块作业评审

作为电子工程师,我们需要了解和掌握PCB技术标准,以免所设计出的PCB产品能够顺利上市,也方便更好进行PCB设计和优化,但很多电子小白可能不太清楚PCB常用的技术标准,所以下面将盘点!1、IPC标准IPC标准是最常见的标准,是一系列关于电子

PCB板常用的技术标准,你知道多少?

注意过孔不要上焊盘2.铺铜尽量把焊盘包裹起来,这样容易造成开路3.反馈信号需要走10mil4.电感下面尽量不要走线和放置器件5.注意输入输出要尽量满足载流,载流计算都是以最窄出计算的走线需要优化一下,尽量从焊盘中间出线注意除中间的散热过孔外

90天全能特训班20期 AD -陈飞鸿-PMU

走线离板边太近,线路过近在生产的时候容易导致线路断裂影响电路功能2.晶振走内差分需要再进行一下优化3.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊4.地分割间距要满足1.5mm,有器件的地方可以不满足5.4层板不需要用埋

90天全能特训班19期 AD-黄玉章-达芬奇