找到 “中心出线” 相关内容 条
  • 全部
  • 默认排序

焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊2.电感所在层的内部需要挖空处理3.相同网络的焊盘和铜皮没有连接在一起,自己更改一下铜皮属性设置,重新铺铜即可4.反馈线线宽10mil即可5.采用单点接地,散热过孔需要打在散热

90天全能特训班17期AD- 赖维彬 -DCDC-作业评审

注意差分走线要尽量耦合走线2.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊3.走线尽量不要从小器件中间穿,后期容易短路4.此处尽量电容靠近管脚摆放5.差分需要进行对内等长,误差5mil6.RX和TX需要分别创建等长进行等

90天全能特训班20期 AD -John-百兆网口

pcb上还存在短路2.滤波电容放置先打后小,电源输入过孔打在滤波电容前面3.电源输出主干道需要铺铜处理4.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊5.铜皮处理不当,不美观,需要优化一下,尽量钝角6.反馈从滤波电容后面

90天全能特训班17期AD- K -5路DCDC-作业评审

差分走线需要再优化一下2.此处差分尽量打孔换层,在旁边添加一对回流地过孔,包地即可3.电容靠近管脚放置,走线优化一下,不要有锐角4.焊盘中心出线至外部才能拐线处理,避免生产出现虚焊5.存在多处开路6.差分需要进行对内等长,误差5mil7.R

90天全能特训班19期 allegro - THE-百兆网口

这个出线不要从焊盘中心出线,容易造成虚焊这个时钟线包地要打地过孔缩短回流路径走线不要从器件中间穿过

立创EDA梁山派-彭鹏作业评审报告

电源输出主干道需要铺铜加粗,跨接电感需要靠近主干道摆放2.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊此处只用打一个过孔3.pcb上存在多处开路4.注意过孔不要上焊盘5.其他器件靠近芯片放置,走线尽量短6.此处会出现载流

90天全能特训班16期AD-Z同学-5路DCDC作业评审

走线未从焊盘中心出线2.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊3.滤波电容保持先大后小原则4.器件摆放注意中心对齐处理5.除了散热过孔,其他的都可以盖油处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如

90天全能特训班17期 AD   江 -DCDC-作业评审

时钟信号包地需要在地线上间隔150mil-200mil打上一个地过孔2.差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍3.器件摆放注意对齐处理4.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊;地网络打一个孔即可,

立创EDA梁山派-MZMMX作业评审报告

分割地之间的间距最少要1mm以上2.晶振需要走内差分,并包地3.焊盘中心出线至外部才能拐线处理,避免生产出现虚焊,走与焊盘同宽拉出来再进行加粗4.变压器除擦还分信号外,其他的都需要加粗到20mil5.变压器需要所有层挖空以上评审报告来源于凡

90天全能特训班19期 allegro - faker-千兆模块