扫码关注
这个出线不要从焊盘中心出线，容易造成虚焊
这个时钟线包地要打地过孔缩短回流路径
走线不要从器件中间穿过
登录后查看更多
立创EDA梁山派-彭鹏作业评审报告
2023-01-07 15:04
2588
0
评论 0 收藏
侵权举报
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
您需要登录后才可以评论登录
热门评论0
相关文章
精彩课程
![电子设计：应用FFT计算线性卷积[学以致用系列课程之数字信号处理]](https://api.fanyedu.com/uploads/image/3c/1a8c35db4b2ff59b9909422a499453.png)
开班信息
设计指南
更多>>
热门面试题
更多>>
电子工程师行为面试：研发方案有分歧，你怎样用测试数据推动团队达成一致？
2026-11-01 14:50:03
高速PCB仿真面试：眼图怎么看？眼高、眼宽和抖动分别反映什么问题？
2026-11-01 14:49:46
FPGA面试：Verilog阻塞赋值“=”与非阻塞赋值“<=”怎么用？为什么时序逻辑常用非阻塞？
2026-11-01 10:10:10
嵌入式Linux面试：驱动加载失败怎么办？dmesg、设备节点和权限按什么顺序查？
2026-11-01 10:09:58
开关电源工程师面试：Buck降压电路的热回路在哪里？PCB布局为什么影响EMI？
2026-11-01 10:05:41
