No data
写文章
发视频
提问题
传文档
我们有时候在设计的时候会走线,那么就会在走线的时候想要实时看下走线的长度。
自2019年6月发牌以来,我国5G商用发展已经走过了四个年头,取得了举世瞩目的成就,接下来会是怎样的发展呢?华为无线网络产品线副总裁甘斌接受采访时表示,华为将开启千兆新征程,把5G带向新高度。甘斌提出要通过广度、深度、高度的再升级,开启5G
这个出线不要从焊盘中心出线,容易造成虚焊
这个时钟线包地要打地过孔缩短回流路径
走线不要从器件中间穿过
差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍2.器件摆放尽量对齐处理3.晶振走线需要走类差分处理4.电源输入的滤波电容应该靠近输入管脚(4脚)放置5.此处在一层走线即可,建议铺铜处理6.时钟包地需要在地上间隔150mil-200m
差分线这里需要调整走线尽量不要有直角锐角这里是输出走线应该加粗处理最好铺铜处理。SD卡所有信号线要做等长处理,以时钟线为目标,目标控制在300mil以内。这个差分在这里另一根就断了,不耦合对内也不等长。很多的线间距都不满足3w原则自己调整一
1.电源输入的滤波电容应该靠近输入管脚(4脚)放置2.差分走线要尽量耦合出线,满足差分间距规则3.此处是用菊花链的方式进行等长,建议使用创建焊盘对组进行分段等长(U1-U2,U2-FPC1)4.器件摆放尽量对齐处理5.pcb上存在开路现象6
在PCB生产调试期间,为了方便查看文件或者查询相关元件信息,会把PCB设计文件转换成PDF文件。下面介绍常规PDF文件的输出方式。前期工作是需要在电脑上安装PDF阅读器,准备充足后按照以下步骤进行操作。1)执行菜单命令“导出-PDF/图片”
电感下面不能走线。晶振下面尽量不要走线差分走线要尽量耦合,满足差分间距规则
晶振布局、布线错误,晶振的一对线要走成类差分的形式, 线尽量短如下图。typec的LCD_R4、LCD_R5要建立差分对走差分阻抗控制90欧姆做对内等长,换层需要靠近过孔打回流地过孔,D7、D8应该尽量靠近typec管脚放置。TF卡所有信号
晶振下面尽量不要走线2.线宽突变,确认一下具体线宽,尽量保持统一3.电源输入的滤波电容应该靠近输入管脚(4脚)放置4.差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍5.注意等长线之间需要满足3W规则6.走线尽量不要有直角,此处需要优
立创EDA是电子工程师常用的电子设计自动化(EDA)软件,为电子工程师提供了全面的设计工具和功能,其中仿真工具是其重要组成部分,可帮助工程师验证电路设计的性能和可靠性,下面谈谈立创EDA如何进行电路仿真和信号完整性仿真。1、电路仿真电路仿真
前期为了满足各项设计的要求,通常会设置很多约束规则,当一个PCB设计完成之后,通常要进行DRC。DRC就是检查设计是否满足所设置的规则。一个完整的PCB设计必须经过各项连接性规则检查,常见的检查包括开路及短路的检查,更加严格的还有差分对、阻
一、丝印位号调整针对后期元件装配,特别是手工装配元件,一般都得输出PCB的装配图,用于元件放料定位之用,这时丝印位号就显示出其必要性了。生产时PCB上丝印位号可以进行显示或者隐藏,但是不影响装配图的输出。在右侧的图层菜单栏里,按全部按钮,即
哥只是个传说,不要迷恋哥!
智能硬件项目开发之工程师该往何处去(前途及钱途在哪里)
示波器新手入门课程
Allium Designer放置NO ERC检查点
Altium中PCB封装的批量管理教程
牙签上锡 手工贴片 回流焊信号源小板数字部分
凡亿教育PCB设计60天高阶实战特训班介绍
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服