扫码关注
- 全部
- 默认排序
电感下面要挖空处理过孔打规范，不要紧挨焊盘会造成焊锡流入过孔导致虚焊，过孔重叠了。丝印需要调整一下太乱了太大太细了。电感垂直摆放以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht
1.外壳地和gnd连接处，外壳地这边需要和gnd打一样多的孔2.器件摆放太过密集，注意丝印不要重叠，保持一定距离3.存在尖岬铜皮和孤岛铜皮，可以挖空或者在末端打孔4.走线保持3w间距，绕线拐角处角度大点避免直角以上评审报告来源于凡亿教育90
注意4层板不需要用埋盲孔2.反馈信号需要加粗到10mil，注意焊盘出线规范3.注意变压器负片层挖空处理，地分割注意规范4.注意丝印调整尽量不要干涉器件丝印以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访
这个vref是参考电压，写入或读取数据时需要用vref来确定是高电平还是低电平，不要大面积铺铜。四块的也是一样ddr到芯片的距离有点远了一般是600-800mil丝印位置可以调一下，调整齐不放焊盘上其他的没什么问题以上评审报告来源于凡亿教育
1.封装丝印层错误，Top Overlay是丝印层2.0805封装焊盘横向太宽补偿错误，焊盘间距太近3.sop8封装外侧没画一脚标识，器件焊接后将看不到一脚标识，丝印上焊盘4.sop8封装焊盘太短，焊盘补偿错误以上评审报告来源于凡亿教育90
注意下器件整体对齐：器件位号不要覆盖再焊盘上，设计完成之后都是需要调整器件丝印：晶振需要就近靠近IC对应管脚放置：走线注意规范，不要从电容内部走线，更换下路径：建议看下此处VBAT 20MIL是否满足载流：上述一致问题，从电阻内部走线：以上
器件位号丝印后期设计完成需要调整，不要重叠：注意板上过孔是否盖油，不要开窗：注意看下工程里面原理图是空的：铺铜注意按照左边钝角绘制，不要直角：可以优化。类似的情况自己优化下。注意晶振底部不要走线：建议是PCB板框放在机械层：器件位号都放到器
器件尽量中心对齐会更美观器件摆放干涉，丝印不能重叠要保持一定间距除散热焊盘外其他过孔不要上焊盘除散热过孔外其他过孔盖油处理有线头引起天线、开路报错，尽量多余线头检查删除掉多处开路、天线报错没有处理以上评审报告来源于凡亿教育90天高速PCB特
晶振布局布线错误，应包地打孔走类差分形式变压器出差分线外所有线加粗到20mil以上差分走线不耦合变压器下方所有层挖空铺铜器件布局太近丝印干涉走线不要锐角布线不能从同层器件下方穿过布线尽量短不要绕线布线保持3w间距要求以上评审报告来源于凡亿教
差分线对内等长凸起高度不能超过线距的两倍2.差分对内绕等长绕一边即可3.走线需要优化一下，尽量不要走任意角度4.差分出线需要优化一下5.存在开路6.地网络尽量就近打孔连接到地平面走线尽量不要超过器件外框丝印，走线离焊盘太近，后期容易短路差分
