1.器件重叠，焊盘重叠会导致器件无法焊接。2.底层没有铺铜处理3.过孔应打到走线最后一段，完全包围走线。以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联系助教：https://item.t

走线尽量拉直，自己优化一下2.等长线之间需要满足3W3.线宽尽量保持一致4.电容摆放尽量先经过电容在进入管脚5.跨接器件旁边尽量多大地过孔SD时钟信号尽量单根包地以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课

反馈要从电容后面取样2.注意过孔不要上焊盘3.走线尽量不要从电阻电容中间穿4.丝印调整不到位，注意丝印不要上焊盘5.顶层BGA里面的铜尽量挖掉6.此处走5mil地线太细，建议最少12mil以上以上评审报告来源于凡亿教育90天高速pcb特训班

差分对内等长误差不满足+-5mil这里可以这样出线这里要这样连接以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm?s

器件遵循先大后小原则摆放，大电容放到前面小电容放大电容后相邻电路电感应朝不同方向垂直放置焊盘出线避免从长边、四角出线，铺铜、走线尽量避免直角锐角器件尽量中心对齐，相邻器件尽量朝一个方向放置以上评审报告来源于凡亿教育90天高速pcb特训班作业

有飞线未连接铜皮没有分配网络铺铜可以调整一下要包住焊盘这里可以铺铜连接以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.ht

差分对内等长不符号规范差分包地不完整，建议外侧也包地差分走线长距离耦合以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.ht

这里铜皮没有和焊盘连接，禁布不用画到焊盘上下面一路的gnd没有连接底层的dgnd铜皮是不是忘记画了，dgnd之间没有连接起来以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联系助教：http

尽量包住焊盘丝印太乱了调整一下这个gnd要连上以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm?spm=a1z10.

存在多处开路地网络后期自己在bottom层铺铜进行连接2.采用单点接地，此处可以不用打孔，只需要在芯片中心打孔进行回流即可3.输入打孔要打在滤波电容的前面4.输出打孔要打在滤波电容后面5.以上评审报告来源于凡亿教育90天高速pcb特训班作业