找到 “pcb特训班” 相关内容 条
  • 全部
  • 默认排序

SATA:可以直接把差分规则里面的耦合度设置大一点就不会报错了:此处差分直接走顶层不用扇孔了:MIPI:注意差分组跟组等长误差为10MIL:此对差分对内等长误差是5MIL:以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解PC

AD-全能21期-刘林-第七次作业-AUDIO,MIPI,RF,SATA,VGA模块

等长组创建有误,一组9根信号2.这些信号也需要加入到地址线的class组里面进行等长器件摆放不要干涉后期自己调整一下,尽量不要用直接建议钝角以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联

90天全能特训班 19期-AD-熊思智-1SDRAM

1.相邻电感应朝不同方向放置,不能同方向布局2.走线和铜皮没有连接,3.走线应从焊盘中间出线。4.电感挖空铺铜应该挖空整个丝印位置内部。以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联系助

90天全能特训班19期-卢同学-第一次作业-DCDC模块的PCB设计-作业评审

反馈线需要走一根10mil的线,线宽尽量保持一致2.此处是输主干道,两个过孔不满足载流3.存在无网络铜皮和过孔4.此处器件在底层无法与顶层铜皮进行连接5.电源和地存在开路以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解PCB

90天全能特训班18期 allegro -翁杰 -PMU

网口差分需要进行对内等长,误差为5mil2.VGA模拟信号需要单根包地,并打上地过孔3.数据线等长没有到目标范围内4.地址线等长需要满足3W规则5.此处一层连通无需打孔6.此处存在多余的走线以上评审报告来源于凡亿教育90天高速pcb特训班

90天全能特训班15期AD-潘昌业-达芬奇作业评审报告

反馈没有连要采用单点接地,这些地方的过孔不要打,都从芯片下面回流,这些地方的过孔不要打,虽然你背面没有铺铜,不要养成这个习惯有飞线没连以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联系助教

116 0 0
PCB Layout 2024-03-15 17:02:04
曾定宏-Allegro-第一次作业 DCDC模块的PCB设计

差分出线要尽量耦合2.差分对内等长凸起高度不鞥超过线距的两倍3.此处可顶层连通,无需打孔4.变压器需要所有层挖空处理5.时钟信号包地需要打上过孔,注意走地线需要连接过孔,不然会出现天线效应以上评审报告来源于凡亿教育90天高速pcb特训班作业

90天全能特训班19期 AD-熊思智 -百兆网口

电流尽量从最后一个电容后面输出,自己调整一下铜皮宽度存在DRC报错3.此处铜皮宽度尽量加宽一些4.存在stub线头以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联系助教:https://i

90天全能特训班18期 pads-我爱罗-DCDC

外壳地和gnd分割处间隔2mmtx、rx等长组控制+-50mil误差范围等长多余线头、间隙铜皮造成天线报错单层连接多余过孔造成天线报错以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可以访问链接或扫码联系助教

90天全能特训班22期-曾稳龙—第四次作业千兆网口模块PCB设计

变压器上除了差分信号,其他的加粗20MIL走线:晶振尽量包地处理:RX TX以及差分组内等长没啥问题:建议机壳地与电路地之间分割2MM间距:其他的没什么问题。以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解pcb特训班课程可

Allegro-弟子-李飞-千兆以太网模块的PCB作业