扫码关注
EFT测试应该是很多硬件工程师的噩梦之一。信号线往耦合钳里一夹，±1kV还没啥事，电压一拉到±2kV，屏幕上直接满天星——条纹、闪屏、白屏轮着来，更狠的直接死机复位。
快速瞬变脉冲群（EFT/B）的能量其实不算大，但胜在频率高、上升沿陡，专门往你防备最薄弱的地方钻。花屏只是表象，根子还是在PCB布局和接口防护上。
EFT是怎么把屏幕搞花的EFT的干扰路径基本就两条：共模耦合和辐射耦合。
共模耦合是主力。EFT脉冲通过耦合钳注入到电缆上，电缆上产生共模电流。这路共模电流顺着线缆进到PCB上，如果接口处没有有效的共模回流路径，它就会到处乱窜——往地平面里钻、往信号线上耦合、往IC的电源脚上灌。显示接口的差分信号本来抗共模能力还行，但共模电流大到一定程度，超出接收端共模范围，数据就乱套了，花屏就来了。
辐射耦合是助攻。EFT脉冲的上升沿不到5ns，对应的高频分量能到几十MHz甚至上百MHz。这些高频能量通过空间辐射，直接耦合到PCB上的高速信号线，尤其是没做包地处理的走线。屏接口的时钟线和数据线频率高，最容易中招。
花屏了别急着堆料，先查两个地方。
第一，接口处的共模回流路径。连接器的外壳有没有接机壳地？有没有用低阻抗的路径接？很多画板子的时候连接器外壳接地只是随便拉了一根细线连到地平面，对EFT的高频共模电流来说这跟没接差不多。正确做法是用大面积的金属焊盘直接连接器外壳到机壳地，或者用弹簧片、导电棉保证和金属外壳良好接触。
第二，地平面的完整性。接口区域的GND平面有没有被割裂？换层过孔附近有没有大面积的地铜被打散？共模电流进来之后需要一条低阻抗的回路回到源端，如果地平面被割得稀碎，回流就只能绕远路，绕路过程中就会把干扰耦合到信号线上。
【注意】很多人一发现花屏就加TVS管，结果加了还是花。TVS管对付浪涌确实管用，但EFT的脉冲宽度只有几十到上百纳秒，TVS的响应速度虽然够，可它只能把钳位电压拉到一个较低值，并不能完全消除高频共模干扰。EFT问题的核心是共模回流，不是过压。
实操三板斧按优先级排，三个方向逐个排查：
1. 接口端加共模滤波。在显示接口（HDMI、LVDS、MIPI等）信号线上加共模电感，这是最直接有效的手段。共模电感对差分信号几乎没影响，但对共模干扰呈现高阻抗，能把大部分EFT共模能量挡在接口外面。选件时注意共模电感的阻抗曲线，确保在EFT的主要频段（30MHz~100MHz）有足够大的阻抗。
2. 线缆端做磁环。在测试线上套铁氧体磁环，对抑制共模电流有奇效。实际产品中，如果线缆空间允许，可以在连接器根部做一段磁环。有些产品直接在注塑线缆里内置了铁氧体芯，省了外挂磁环的麻烦。
3. PCB上补地包地。屏接口的差分对走线要做完整的包地处理，每隔200~300mil打一个地过孔，把包地铜皮和内部地平面紧密连起来。高速差分对换层时，紧邻差分过孔打2~4个地过孔，保证回流路径连续。这些细节单独看都不起眼，但EFT测试里往往差的就是这几步。
实战经验：之前有个工控屏项目，LVDS接口EFT过不了±2kV。一开始加TVS、换屏蔽线都没用。后来发现是连接器区域的GND平面被一个安装孔切断了，共模回流被迫绕了大半圈才回到源端。把那块区域的地铜补上，重新铺了一整片GND，EFT直接过±4kV。
别小看线缆的走法EFT测试里线缆怎么走对结果影响非常大。线缆离参考接地板的高度、线缆的弯曲方式、线缆是否和金属外壳紧贴——这些都会改变共模电流的路径和大小。测试时如果线缆乱堆在桌面上和规整地铺在接地板上方10cm，结果可能差一两个等级。
所以如果测试不通过，先别急着改板，把线缆按标准要求整理好再测一次。有些时候真就是线缆摆放的问题。
