扫码关注
找到 “name” 相关内容 条
- 全部
- 默认排序
Cadence 17.4 画好 Symbol 后，Pin name 总是挤在一起（已经调整N遍，更新库文件了）这个有解吗
1635 0 0
17.4制作pad命名时提示“Maximum padstack name is 15 characters”，最大padstack名称为15个字符,可以忽略吗？
1330 0 1
问答
DRC问题
报错内容如下：Polygon named: Bottom Layer-No Net In net GND On 01Top Layer但是AD9却不会报此类错误，请教各位大佬这是怎么回事。
1096 0 0
全站最新内容推荐
- 1从原理图到PCB培训怎么学？规则驱动的Layout设计流程
- 2ADC硬件培训怎么学？模拟信号调理与采样精度实战指南
- 3线间距拉到3W就不会串扰？ 先搞清楚W指什么，以及它解决不了什么
- 4一排IO同时翻转，芯片地脚为什么会“抬高”？ 这不是地线断了，而是地弹
- 5轻载时纹波突然变大，不一定是环路坏了： 先确认DCDC有没有切进PFM
- 6接口过压一来，钳位二极管导通就安全了？ 还差一条能限住电流的路径
- 7负载不是50Ω，反射到底有多严重？先看反射系数的大小和正负号
- 8CMRR明明很高，输出为什么仍会跟着共模信号动？ 你可能算错了对象
- 9都是“晶振”，为什么有的上电就稳、有的要预热？ 先分清这4类振荡器
- 10DDR颗粒一多，地址线为什么不能照着数据线布？先分清3种拓扑
