Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?

提问于
2022-05-25 13:10

Cadence 17.4 画好 Symbol 后,Pin Name 总是挤在一起(已经调整N遍,更新库文件了)
851eee06e8f42749e6c84cca4b8ef1.png
这个有解吗

收藏 532 0 0

0 个回答

推荐问题

更多

为什么差分线调整线时,对内线之间可以重叠不避让?

问一下多根走线怎么调线的宽度

请问老师,原理图库里面的元件怎样能拖到原理图上?@凡亿技术组王老师

Altium/Protel

有没有人遇到过这个问题啊!

2020-04-06 23:25修改

有没有人遇到过这个问题啊!试了好久都没改完

PCB封装

PCB封装库无法进行导入

2019-07-18 17:54修改

请问老师,在导入CD4511和DC_5V_IN封装时,没有问题,但是为什么在PCB就显示不了这两个的封装

你可能感兴趣的文章

更多