扫码关注
- 全部
- 默认排序
说出来挺有意思的，这两年面试FPGA岗位，明显感觉到一个变化：越来越多的公司开始在面试里问HLS的问题了。以前求职FPGA，面试官一上来就是Verilog、VHDL、时序约束、跨时钟域这些。懂RTL开发基本上就够了。但现在情况不太一样了，我
"你用过哪些FPGA工具？"这个问题在FPGA岗位面试里出现频率很高。不少人回答起来特别快：Vivado、Quartus、ModelSim、ISE……然后就没了。面试官点点头，你等着下一题。说实话，这个回答能拿到的分数基本为零。跟EDA工具
面试的时候，面试官问了个看似简单的问题："异步FIFO的深度是8，那它的读写指针各需要几bit？"很多人脱口而出"3bit"，结果直接被挂掉了。原因很简单——FIFO深度为2^n时，指针需要n+1位。这个问题没答对，后面的异步处理、格雷码编
DDR布线拓扑选错，轻则时序违例，重则系统崩溃。T型和Fly-by到底怎么选？一文讲透。本质区别： T型是星型分支，信号同时到达各颗粒；Fly-by是菊花链串联，信号依次"飞过"每颗DDR。1、什么时候必须用Fly-by？速率≥2400MT
做FPGA设计，复位电路几乎每个工程都会用到。很多人觉得复位嘛，不就是给个低电平或者高电平把寄存器清零？写代码的时候加个if(rst)就完事了。但真到了板子调试阶段，随机出现的死机、状态机跑飞、数据通路错乱，追来追去发现根子出在复位释放那一
最近帮几个准备FPGA面试的朋友整理题目，发现一个有意思的分歧：有人觉得状态机是面试必考，毕竟"手撕序列检测"几乎成了FPGA面试的保留节目；也有人坚持时序约束才是大厂筛人的核心关卡，不会写XDC基本过不了二面。两边都有道理。但到底哪个考得
现场可编程门阵列（简称FPGA）是一种数字集成电路，因其灵活的编程能力和高性能在现代电子系统设计中发挥着重要作用。一、FPGA的基本组成与工作原理在深入核心功能前，首先简要了解FPGA的组成结构：可编程逻辑单元：由查找表、寄存器、逻辑门等构
做FPGA的朋友应该都遇到过这种情况：逻辑资源明明只用了50%、60%，离满载还差得远，但工具却报布线拥塞，时序怎么都收不住。很多人第一反应是"芯片选小了"，或者"工具不行"。但大部分情况下，问题出在布局上——你的逻辑单元放得太乱，导致连线
代码在Vivado/Quartus里综合、布局布线一路绿灯，bit文件下到板子，灯不亮、信号没反应、串口打不出东西——这种"软件看着没问题、硬件就是不响应"的情况，每个搞FPGA/嵌入式的工程师都遇到过。我自己也踩过不少坑，按排查顺序捋一遍
FPGA下进去程序之后，芯片表面温度迅速上升，几秒钟内烫到碰不得。断电再重启还是一样。很多人第一反应是"板子电源短路了"，然后去量电源和地之间的阻抗——量出来正常，没短路。那问题到底在哪？先确认：是短路还是过流FPGA发烫的本质是芯片内部有
