- 全部
- 默认排序
在Ansys中的circuit仿真中,绘图的数据显示不出来是什么问题改变一下公式可以显示V(vload)-V(vn)有 [error] CANnot extract data for the trace提示 单独V(vload)就正常了
使用的软件是Cadence17.4,使用内部的allegro 3D CANavs看到的很多器件封装是完整的如下图但是无论通过allegro 3D CANavs里面的export还是直接用pcb editor里面的 export生成的stp或
CANnot load symbol 'MPXC-P5-L15W6_4-HP2_55' because WARNING(SPMHUT-127): Could not find padstack T_CIR86_86_56. due to ERROR(SPMHDB-274): Unable
(SPMHAC-33): CANnot Add Via. Working Layers are not defined.(SPMHAC-33): CANnot Add Via. Working Layers are not defined. 本来好着,突然不能打孔了,又遇到这样的吗,
AD20原理图编辑
原理图编辑后出现Footprint of component Component C3 47uF CANnot be found的警告是什么意思啊?这个警告怎么解决啊?

扫码关注














