扫码关注
- 全部
- 默认排序
用Design Entry CIS生成逻辑网表的时候没有报错，能够成功的生成pxlBA.txt，netlist.log，pstchip.dat，pstxnet.dat，pstxprt.dat五个文件，这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GX
很多电子工程师会选择Allegro设计电子电路，其中之一是隐藏/显示飞线操作，但很多小白不会操作，所以今天讲讲Allegro如何隐藏/显示飞线，希望对小伙伴们有所帮助。1、为什么要隐藏/显示飞线？首先我们要理顺各个模块的布局思路，从而规划整
Cadence Allegro学习笔记第一节 启动与板框的制作1、启动操作启动PCB Editor图标，弹出对话框后选择Allegro PCB Designer后择OK进入界面。 选择File文件菜单选择New新建弹出下面对话框。设置保存路径、输入文件名称、选择Board后选择OK
在电子设计自动化（EDA）工具中，封装库的建立和使用是关系到PCB设计效率和质量的关键因素。那么身为工程师的你，知道Allegro自带PCB封装库吗？如何找到并使用这些封装库？下面凡小亿带你们来看看吧！存储路径：X:\Cadence\Cad
电源输出打孔需要打在滤波电容的后面2.电源需要再底层铺铜进行连通并满足载流3.地网络在底层铺一整块铜皮连接到芯片中心进行回流4.此处不满足载流以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码
答：在做封装时，一般会添加2种类型的器件编号，即装配字符和丝印字符，这2种类型的器件编号分别是添加到Ref Des-Assembly_Top层、Ref Des-Silkscreen_top层。
答：我们在进行布局的时候，执行移动命令，移动的时候会显示器件的飞线，方便引导工程师进行布局，如图6-213所示，移动哪个器件，哪个器件就会显示飞线。
答：我们在PCB设计中，需要精准定位的时候，第一个是采用坐标去进行精确定位，第二个采用右键集成的Snap pick to功能去精确定位，一般是配合移动命令进行使用，我们讲解一下Snap pick to具体使用方法：
全站最新内容推荐
