用Design Entry CIS生成逻辑网表的时候没有报错,能够成功的生成pxlBA.txt,netlist.log,pstchip.dat,pstxnet.dat,pstxprt.dat五个文件,这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GXL(legacy)建了一个板子并导入逻辑网表,导入失败且提示“work2/netrev.lst“dose not exist,也就是说,程序无法正常生成netrev.lst文件,然后点place放置元件,其中一个元件都没有,请问这是怎么回事?要如何解决?
1 个回答
推荐问题
更多这个元器件突然绿了是什么原因
请问一下各位大神怎么在布局布好了的pcb中更改器件封装
请问在pads layout 里,如何只显示某个网络的飞线,其他飞线都不显示?
求orcadCapture中off-page的具体应用,怎么把不同页面间的网络标号连接起来
老师 拼板是怎么做的
你可能感兴趣的文章
更多
在做嵌入式硬件设计中,这几点需要关注
嵌入式设计是个庞大的工程,今天就说说硬件电路设计方面的几个注意事项,首先,咱们了解下嵌入式的硬件构架。我们知道,CPU是这个系统的灵魂,所有的外围配置都与其相关联,这也突出了嵌入式设计的一个特点硬件可剪裁。在做嵌入式硬件设计中,以下几点需要

Allegro软件将窗口关闭之后,怎么显示出来?
我们在使用Allegro软件的时候,除了在上面一栏有很几排的工具栏菜单以外,上面是显示常用的一些命令还有工具,还有一些窗口显示,比如Find面板窗口、Visiblity面板窗口、Options面板窗口等,如图5-38所示。
【PCB干货】警惕:别让这些设计中的小细节毁了你的整个PCB设计!



2.在高频数字电路中,晶体和晶振需靠近芯片放置。晶振的输出能力也是有一定的限度的,假若晶振离芯片布局太远了,芯片内部接收晶振信号后输出的方波信号就会受到一定的干扰,在一定程度上就不会是固定频率的了,这样就会导致数字电路没办法同步工作。3.模

AD19如何实现铜皮自动更新使能动态铜皮
高版本中,我们进行动态铜皮的自动更新,那么如何进行设计,如果想实现自动在铜皮里面进行铜皮避让,首先你的电脑必须是高配置,不然有可能就会出现铜皮自动避让,从而出现卡机的现象。