Allegro网表导入出错

提问于
2019-07-09 15:22

用Design Entry CIS生成逻辑网表的时候没有报错,能够成功的生成pxlBA.txt,netlist.log,pstchip.dat,pstxnet.dat,pstxprt.dat五个文件,这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GXL(legacy)建了一个板子并导入逻辑网表,导入失败且提示“work2/netrev.lst“dose not exist,也就是说,程序无法正常生成netrev.lst文件,然后点place放置元件,其中一个元件都没有,请问这是怎么回事?要如何解决?



收藏 1226 0 1

1 个回答

未月十八日

回答于 · 2019-07-09 15:23

你导入网表的时候,没有选择对正确的路径,路径下面没有网表文件而已


0

推荐问题

更多
PCB封装

这个环形封装铜皮如何创建?

2022-06-07 14:09

Cadence Allegro

相邻层走线需要注意什么呢?

2022-06-18 10:04

相邻的信号层布线应该注意什么?如图所示两种情况,哪种更好呢

Altium/Protel

AD19设计的文件可以用Ad16打开吗?

2020-07-04 11:22

AD19设计的能用Ad16打开正常使用吗?

Altium/Protel

如图提示的错误应该如何解决呢

2022-06-18 10:01

如何提示ad的错误应该如何解决?

请问这个扩展在哪里找的到,用的是AD19

你可能感兴趣的文章

更多