ESD、EFT和Surge三种抗扰度测试有什么区别?整改方向一样吗?-EMC面试

浏览量:11
时间: 2026-11-05 11:42:22

ENGINEER INTERVIEW · EMC电磁兼容 / 

EMC面试高频题:静电放电ESD、电快速瞬变脉冲群EFT、浪涌Surge的干扰来源、耦合端口和排查重点。

面试回答,先讲核心结论

ESD是静电放电干扰,常通过可触及位置及相关放电路径耦合;EFT模拟开关触点等引起的快速重复脉冲群,常经电源线或信号控制线耦合;Surge则侧重较高能量的浪涌事件,常涉及供电和长线端口。三者的波形、能量、施加方式和保护重点并不相同,需按适用产品标准区分。

01 / 为什么不能用一张TVS电路应对所有测试

ESD具有很陡的上升沿和短时瞬态,接口结构、接地回路及寄生电感尤其重要;EFT是一串密集短脉冲,可能经电源或控制线引起逻辑误触发和通信异常。

Surge的冲击能量及电流能力要求通常更高,可能需要MOV、GDT、TVS、限流及隔离器件的组合,并同时评估安全间距、热和器件失效模式。并非所有测试都适用同一种TVS或相同的元件位置。

AMETEK提供的IEC 61000-4-4 EFT脉冲波形技术图,展示5ns上升时间与50ns脉冲持续时间

02 / 以EFT为例,如何理解测试波形和路径

IEC 61000-4-4典型EFT单脉冲具有约5 ns上升时间和约50 ns的持续时间,但脉冲成组重复,具体测试等级、重复频率及耦合装置以适用版本和产品规范为准。

工程排查时记录耦合到哪一束线、设备工作模式、失败功能及恢复情况。对于开关或传感器输入误触发,可同时观察接口共模干扰、输入滤波和软件去抖策略。

03 / 现场整改闭环步骤

01.固定测试布置和工作模式,分别记录ESD、EFT、Surge下的故障,不把它们合并成“抗干扰不好”。

02.按实际路径检查接口保护、屏蔽端接、滤波器、参考地及隔离设计。

03.改变一项设计后在相同测试条件下复测,并验证正常通信、漏电、温升和安全要求;必要时考虑硬件与软件恢复配合。

面试中容易失分的地方

把ESD测试枪作用和电源端浪涌完全等同,或只把防护器件耐压提高就认为抗扰度一定改善,都缺乏针对性。

面试官可能继续追问

如果控制器在EFT测试时通信偶发超时但不重启,你优先捕捉哪些波形和日志?


声明:本网站所收集的部分公开资料来源于互联网,转载的目的在于传递更多信息及用于网络分享,并不代表本站赞同其观点和对其真实性负责,也不构成任何其他建议。仅供学习交流使用,不构成商业目的。版权归原作者所有,如果您发现网站上有侵犯您的知识产权的作品,请与我们取得联系,我们会及时删除。侵权投诉
相关推荐HOT
试解释建立交叉开发平台的必要性?

嵌入式系统的硬件一般有很大的局限性,或者处理器频率很低,或者存储空间很小,或者没有键盘、鼠标设备,所以一般不可能在这种嵌入式目标硬件平台上直接编 译构建L... 详情>>

2024-03-27 11:36:50
射频混频器怎么选?变频增益、镜像频率、IF滤波怎么处理?射频面试

一句话答案混频器将 RF 和 LO 相乘产生 IF(IF=|RF±LO|),分有源(增益,有噪声)和无源(损耗,线性好);关键指标:变频损耗/增益、噪声系数、线... 详情>>

2026-10-07 20:46:34
FPGA面试:外部接口的输入/输出延迟约束怎么设?时钟、地址和数据有效窗口怎么对齐

FPGA时序约束不能只创建一个时钟,然后期待工具自动知道外部芯片什么时候送出数据、什么时候采样输出。对于同步外设接口,输入延迟和输出延迟描述的是FPGA引脚之外... 详情>>

2026-10-23 14:08:19
STM32面试:I²C总线的START、STOP和ACK分别是什么?SDA被拉低怎么排查?

嵌入式单片机 · 高频面试题 · 工程实战I²C设备扫描不到地址或者总线一直Busy,是嵌入式面试中很常见的排查场景。面试回答先说这段I²C是开漏/开集电极总线... 详情>>

2026-11-03 11:44:12
FPGA时序约束怎么写?create_clock和set_input_delay怎么用?FPGA面试

一句话答案时序约束告诉工具时钟频率和外部延迟,工具才能分析建立/保持时间;核心命令:create_clock 定义时钟、set_input_delay/set_... 详情>>

2026-09-22 09:02:17
开班信息