扫码关注
传输门的关闭不是物理断线：漏电、寄生电容与信号频率共同决定关断隔离。
器件原理｜NMOS与PMOS为何要配对
CMOS传输门常用互补控制的NMOS与PMOS并联，使模拟信号在不同共模电平下保持较低的导通电阻。导通状态仍有RON，它随输入电压、控制电压和温度变化；关闭状态也有漏电及寄生电容。
观察到“关了还有信号”时
先确认控制脚有合法的高低电平及死区，排除开关未彻底截止。若静态电压缓慢漂移，重点看漏电、后级输入偏置及保持电容；若高频信号仍有明显耦合，重点分析输入输出间电容、PCB走线耦合及器件数据手册的off-isolation频率曲线。
三个参数不要混为一谈
导通电阻决定直流压降和与负载组成的误差；关断泄漏电流影响高阻节点或长保持时间；电荷注入在切换瞬间造成输出尖峰。分别测试直流、频响和切换瞬态，才能对应原因。
INTERVIEW ANSWER · 面试参考答法
我先把残留现象分成静态漂移、高频串扰和切换尖峰三类，再对应查漏电、关断寄生电容以及电荷注入。检查控制电平和PCB耦合后，用示波器对比不同频率与不同负载的输出表现，选择数据手册中off-isolation和charge injection都符合系统需求的器件。
不能仅靠万用表测得开关断开，就认定高频关断隔离合格。
延伸追问高阻ADC前端为什么特别容易受漏电流影响？低导通电阻的开关一定有更低的电荷注入吗？
