液晶显示模组由TFT，驱动IC，驱动板，背光组成，其物理显示接口也取决于液晶屏的尺寸。如：市面常见的6寸~32寸液晶显示屏，很多是采用LVDS接口，什么是LVDS输出接口呢？
LVDS是一种低压差分信号技术接口：他是美国NS（美国国家半导体公司）公司为了克服以TTL电平方式传输宽带高码率数据时功耗大，电磁干扰大等缺点而研制的一种数字视频信号传输方式。LVDS输出接口利用很是低的电压摆浮（约350mV）在两条PCB走线或一对平衡电缆上经过差分进行数据的传输，即低压差分信号输出。采用LVDS输出接口，可使得信号在差分PCB线或平衡电缆上以几百Mbit/s的速率传输，因为采用低压和低电流驱动方式，所以，实现了低噪声和低功耗。
使用场景：点对点，高速数据传输，比如ADC接口、视频接口等，也可用于板内、背板、电缆等数据传输。

一个LVDS传输链路， 包含四种组件，LVDS驱动器、LVDS接收器、LVDS差分传输介质、终端匹配电阻 ，其中：
1）LVDS驱动器实现单端转差分LVDS信号；
2）LVDS接收器实现差分LVDS转单端信号；
3）LVDS差分传输线由两根（一对）差分信号线组成，可以是PCB走线、也可以是线缆；
4）终端匹配电阻：一般为100欧，一方面以便在接收器正负两端形成0.35V的压差，一方面作为端接电阻防止信号反射。在实际电路设计中很多终端匹配电阻已经集成在液晶显示模组，无需在原理中单独再去添加设计。

LVDS工作原理：
LVDS驱动端有个3.5mA的恒流源驱动，同时由4个MOS管形成了全桥开关电路，通过4个MOS管的开关，控制3.5mA恒流源输出的电流方向；而接收器端在同相和反相之间并联了一个100Ω端接电阻，通过端接电阻可产生3.5mA*100Ω=0.35V的电压压降，该压降经过接收端电平判断可形成高低电平。
具体高电平产生示意如左图蓝色箭头所示：当Q1和Q3导通，Q2和Q4截止，恒流源3.5mA电流分别经过Q1、100欧端接电阻、Q3，最后经过偏置电阻到GND，接收端输入阻抗较大，则3.5mA基本全部经过100欧电阻，形成了350mV的正向电压差，即认为输出为“H”。
具体低电平产生示意如右图橙色箭头所示：当Q2和Q4导通，Q1和Q3截止，恒流源3.5mA电流分别经过Q4、100欧端接电阻、Q2，最后经过偏置电阻到GND，一般接收端输入阻抗较大，则3.5mA基本全部经过100欧电阻，形成了350mV的负向电压差，即认为输出为“L”。

LVDS具有高速的特性，可达GBPS级别并能同时保持信号完整性，具有最小化电磁干扰（EMI）和高噪声抗干扰，低抖动等优点。使用LVDS接口的好处是低功耗，低成本，占用空间小，实现比较简单。通常用于连接高性能数字设备，如LCD显示屏、摄像头、高速ADC/DAC等。LVDS支持数据，时钟和控制信号。
以下是一般情况下常见的LVDS接口的管脚定义：
1）差分信号线：LVDS接口的主要传输线路是一对差分信号线，通常标记为正（P）和负（N）两个信号线。它们传输相互互补的电压信号，以实现高速数据传输。在LVDS接口中，这些信号线一般都是成对出现的。
2）控制信号线：除了差分信号线外，LVDS接口通常还包括一些控制信号线，用于传输时钟信号、同步信号或其他控制信息。这些信号线的具体定义会根据设备的需求和规范而有所不同。
3）电源和地线：LVDS接口还需要提供电源和地线，用于为差分信号提供电源供电和返回路径。这些电源和地线的位置通常在LVDS接口的附近，以便有效地供电和接地。
PS：需要注意的是，LVDS接口的具体管脚定义可能会因设备厂商、设备型号或具体应用而有所不同，因此在实际设计中需要参考相关的数据手册或规格说明来确认具体的管脚定义。市面最常见的是30PIN-LVDS，其它还有40PIN LVDS，51PIN-LVDS等多种排线

LVDS支持480P（720*480），720P（1280*720或1280*800或1366*768），1080P（1920*1080）等分辨率。其中单路LVDS一般支持1280*800分辨率及1366*768分辨率，双路LVDS一般支持1920*1080P分辨率。
更高分辨率支持如4K或8K，需要V-BY-ONE接口，V-BY-ONE的开发目的是为了替代大尺寸液晶屏的LVDS技术标准。
另外我们常说的LVDS单路，6位双路，8位双路等又是什么意思呢？
LVDS单路：是指只有一路的LVDS信号发送到接收器，适用于较低分辨率的应用。
LVDS双路：是输出2路独立的LVDS信号到2个LVDS收收器，是将数据分成2个通道传输，可用于较高分辨率及较高带宽的应用。而6位是指每个时钟周期传输的像素数据位数为6位，8位则是指每个时钟周期传输的像素数据位数为8位。8位LVDS显示的色彩更为丰富及支持更多的颜色深度，但需要更大的传输数据量，传输速度也会更高一些。
如：
双8位LVDS包含：8对数据差分（DN0~DN3＊2），2对时钟差分（CLK+,-）
双10位LVDS包含：10对数据差分（DN0~DN4*2），2对时钟差分（CLK+,-）

LVDS接口的PCB布局要求：
1、由于差分线较多并为了方便做阻抗匹配，PCB 一般设置为多层板；
2、接口电源滤波电容尽可能的靠近接口电源管脚进行摆放；
3、接收端如设计有匹配电阻，应该尽量靠近接口进行摆放；
LVDS接口的PCB布线要求：
1、差分走线控制100欧姆阻抗要求，要求差分走线紧耦合，差分P和N之间保持对内误差5mil，需按照差分等长规范进行等长；
2、LVDS数据信号参照差分时钟保持等长，误差要求±25mil。这样做可以减少由于长度差异引起的数据偏移，从而提高信号的同步性和可靠性；
3、为确保信号的质量，LVDS差分对走线应该尽可能地短而直，减少布线中的过孔数，同时，保证走线层改变后仍有合适的回流路径，通常的做法是过孔旁边增加GND过孔，各信号所允许过孔数量，建议不超过2个。避免差分对布线太长，出现太多的拐弯，拐弯处尽量用45°或弧线，避免90°拐弯。
4、差分信号2个过孔中间，所有层保持净空，禁止其他信号通过，差分信号出线方式应保持耦合与对称，尽可能的减少不耦合长度。

5、为确保信号的质量，LVDS差分对走线应该尽可能地短而直，减少布线中的过孔数，避免差分对布线太长，出现太多的拐弯，拐弯处尽量用45°或弧线，避免90°拐弯。
6、LVDS对走线层选择没限制，微带线和带状线均可，但是必须注意要有良好的参考平面，不可以跨分割，尽管两根差分信号互为回流路径，跨分割不会割断信号的回流，但是跨分割部分的传输线会因为缺少参考平面而导致阻抗的不连续，从而阻抗突变。
7、保持差分对于对之间的间距，至少应大于2倍差分线间距。与其他信号间距保持3倍以上的差分间距，必要时可加地孔包地隔离，以防止相互之间串扰的产生；