一、PCIe/MINI PCIe模块的定义

PCI-Express（peripheral component interconnect express），简称“PCI-e”PCI-Express是一种高速串行计算机扩展总线标准，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输。
● PCIe模块允许计算机通过扩展卡来增加额外的功能，如独立显卡或高速网络卡，可以显著提升计算机在图形处理和网络通信方面的性能；
● 使用PCIe接口的固态硬盘（SSD）或硬盘驱动器（HDD）可以增加存储空间，同时利用PCIe的高速数据传输特性提高数据存取速度；
● PCIe接口支持即插即用和热插拔功能，使得用户可以轻松地添加或更换模块，而不必重启计算机；
● 与旧的PCI并行总线相比，PCIe使用串行连接，提供更高的数据传输速率和更少的电磁干扰。
PCIe和Mini PCIe都是计算机扩展接口标准，电气特性上保持一致，主要区别在于尺寸和应用场景：
1、PCIe是为了提供一种高速、灵活的扩展接口，尺寸较大，适用于各种类型的计算机系统。Mini PCIe则是为了满足紧凑型设备对于空间和能耗的限制，是更小型的接口标准，同时保持较高的数据传输速率，通常用于笔记本电脑、平板电脑等紧凑型设备的内部硬件设备；
2、虽然Mini PCIe保持了与标准PCIe相同的电气接口标准，但由于尺寸和引脚分配不同，Mini PCIe设备不能在标准PCIe插槽中使用，反之亦然。

二、PCIe/MINI PCIe模块接口的管脚定义

PCIE模块接口，它有不同的尺寸和通道宽度（如PCIe x1, x4, x16）以适应不同的数据传输速率和应用需求。PCIe接口的数据传输速率取决于其通道的宽度和接口的代数（如PCIe 2.0, 3.0, 4.0等），每一代都有更高的传输速率。Mini PCIe虽然尺寸较小，但其数据传输速率与标准PCIe相同，也取决于其支持的PCIe代数。

PCIe模块的管脚定义非常详细，涉及到多种不同的信号，包括数据传输、电源供应、时钟信号、复位信号等。MiniPCl的定义与PCI基本上一致,只是在外型上进行了微缩。
数据传输信号：PCIe使用差分信号进行数据传输，以提高抗干扰能力。数据传输信号包括发送信号（TX）和接收信号（RX）；
电源信号：PCIe通常有两种电源信号供电，分别是Vcc与Vaux，其额定电压通常为3.3V。Vcc为主电源，而Vaux用于一些与电源管理相关的逻辑；
时钟信号：PCIe链路使用参考时钟信号（REFCLK+和REFCLK-），这些信号用于同步数据传输。
复位信号：如PERST#（低电平有效），这是一个全局复位信号，由处理器系统提供，用于复位PCIe设备的内部逻辑。
唤醒信号：如WAKE#，当PCIe设备进入休眠状态时，使用该信号向处理器系统提供唤醒请求，使处理器系统为该PCIe设备提供主电源Vcc。
SMBus信号：SMCLK与SMDAT信号与SMBUS（系统管理总线）有关，类似于IIC总线，用于系统管理通信。
其他控制信号：包括但不限于热插拔支持、电源管理、错误报告和链路配置等信号。
地线和屏蔽：为了确保信号的完整性和减少电磁干扰，地线和屏蔽也是PCIe模块管脚定义的一部分。
卡边缘：PCIe卡边缘的金手指设计用于确保物理连接的稳定性，并提供电气接触。

请注意，具体的管脚定义会根据PCIe的不同版本和规格（如PCIe 1.0, 2.0, 3.0, 4.0等）有所变化，并且不同的设备制造商可能会有特定的设计要求。因此，设计和使用PCIe模块时，应详细参考相关的硬件规范和数据手册

三、PCIe/MINI PCIe模块接口的管脚定义

具体的管脚定义会根据PCIe的不同版本和规格（如PCIe 1.0, 2.0, 3.0, 4.0等）有所变化，并且不同的设备制造商可能会有特定的设计要求。因此，设计和使用PCIe模块时，应详细参考相关的硬件规范和数据手册。

四、PCIE模块的布局要点分析

1、插座位置：PCIe插座应放置在PCB上适当的位置，以便为插入的卡提供足够的空间，同时不与其他组件或PCB边缘产生冲突；
2、层叠设计：建议使用多层PCB设计，如4层或6层，以提供足够的电源和地层，从而提高信号的稳定性和减少EMI；
3、布局距离：布局尽量和主控芯片靠近，从金手指边缘或PCIe插座到芯片管脚的走线长度应限制在6英寸（约6000mil）以内；
4、AC耦合电容的放置：PCIe标准中明确规定，当两个设备通过连接器互联时，必须在TX端放置交流耦合电容，以消除PCIe通槽中的直流偏移，
摆放耦合电容放置时，按照设计指南要求放置。如果没有设计指南时，若信号是IC到IC，耦合电容靠近接收端放置；若信号是IC到连接器，
耦合电容请靠近连接器放置；在PCB布局中，AC耦合电容的放置应保持对称，以减少信号的不平衡和潜在的EMI问题。
5、滤波电容的放置：在PCB设计时，应该在PCIE芯片的每对电源管脚附近放置一个0.1uF左右的高频退藕电容，离芯片不能太远。

五、PCIe/MINI PCIe模块的布线要点分析

1、阻抗控制：确保走线满足特定的阻抗要求，PCIe通常要求差分阻抗为85欧姆或100欧姆，但具体值可能根据不同的PCIe代和总线标准有所变化。例如，COMCDG Rev. 2.0规范中PCIe Gen 3的差分阻抗为85欧姆；
2、差分信号对：PCIe使用差分信号进行数据传输，因此差分信号对的布局必须保持紧密耦合，以减少串扰和时延差异。差分对之间的间距应符合5倍PCIE线宽，即信号对之间的间距至少为走线宽度的五倍；
3、差分走线对间误差控制在6mil以内，等长按照差分规范进行；差分对于对之间TX与TX，RX和RX分别等长，误差控制在10mil；
3、走线长度：为了减少时延和信号退化，PCIe走线长度需控制。从金手指边缘到PCIe芯片管脚的走线长度应限制6英寸（约6000mil）以内；
4、避免信号过孔：差分对线走线过程中尽量避免使用VIA过孔，如果一定要通过过孔换层，那么两条走线应该同步做过孔，并且应该在靠近信号对线过孔处放置GND地信号过孔，条件允许时适当增加周边GND地信号过孔数量。

4、参考平面连续性：保持差分对参考平面连续，避免信号路径下有大的间隙或分割，有助于减少串扰和提高信号完整性，最好全GND地铺铜。
5、连接PCIE芯片的电源或者GND走线上的过孔使用大过孔、双过孔或者双回路电源。
6、将PCIE的PESET#引脚信号的金手指设计与PRSNT1#长度差不多的短金手指。
7、测试点和焊盘：测试点、过孔和焊盘信号影响整体的损耗和抖动预算，放置时过孔或焊盘必须放在一互相对称的位置上，不要Stub分支。
8、BGA区域走线：建议在 BGA 区域的以下位置加地通孔，并建议差分信号作包地处理，包地线的地孔间隔小于300mil。

随着信号速率的提升，PCB介质层的均匀性对信号传输的影响变得更加显著，PCIE的走线需要考虑玻纤编织效应：
PCB基板是由玻璃纤维和环氧树脂填充压合而成。玻璃纤维的介电常数大约是6，树脂的介电常数一般不到3。在路径长度和信号速度方面发生的问题，主要是由于树脂中的玻璃纤维增强编织方式引起的。较为普通的玻璃纤维编织中的玻璃纤维束是紧密绞合在一起的，因此束与束之间留出的大量空隙需要用树脂填充，PCB中的平均导线宽度要小于玻璃纤维的间隔，因此一个差分对中的一条线可能有更多的部分在玻璃纤维上、更少的部分在树脂上，另一条线则相反(树脂上的部分比玻璃纤维上的多)。这样会导致D+和D-走线的特性阻抗不同，两条走线的时延也会不同，导致差分对内的时延差进而影响眼图的质量。

六、PCIe/MINI PCIe模块-金手指设计要求

PCB金手指是在PCB连接边缘看到的镀金柱。金手指的目的是将辅助PCB连接到计算机的主板。PCB金手指还用于通过数字信号进行通信的各种其他设备，例如消费类智能手机和智能手表。由于合金具有出色的导电性，金被用于沿 PCB 的连接点。
1、电镀通孔应该远离金手指，不要在金手指表面敷铜，提高接触可靠性。金手指需要倒角，一般为45°，其他角度如20°、30°等；
2、对于需要频繁插拔的PCB板，金手指工艺一般需要镀硬金，以增加金手指的耐磨性。虽然化学镀镍沉金更具成本效益，但它的耐磨性较差；
3、金手指需要做整片阻焊开窗处理，PIN不需要开钢网；沉锡和沉银焊盘或过孔距离指尖的最小距离为 14 mil。建议距离金手指1mm以上。
4、为了减少金手指上的信号串扰和电磁干扰，提高信号完整性，金手指内层的所有层都需要做铜切割。金手指的阻抗较低，铜切割（手指下）可以减小金手指与阻抗线之间的阻抗差。

七、PCIe2.0和PCIe3.0的布线差异对比

PCI-E2.0和PCI-E3.0主要存在以下不同：
1）最大数据率不同：PCI-E 2.0只能提供5GT/S的最大数据率，而PCI-E 3.0的数据传输率则达到了8GT/S，提高了总线带宽。PCI-E 3.0规范将数据传输率提升到8GT/S，并且保持了对PCI-E 2.x/1.x的向下兼容，继续支持2.5T/S、5T/S信号机制。
2）编码方式不同：PCI Express 3.0工作在8T/S频率上，取消了传统的8b/10b编码，它将引入包括信号强化（enhanced signaling）、数据完整性（data integrity）、传输接收均衡、PLL改善、时脉数据恢复和通用扩展等多项技术。
针对PCI-E2.0和PCI-E3.0的不同特点，对应也有不同的PCB设计要求。