Cadence Allegro 24.1全新功能介绍-凡亿课堂

Cadence Allegro 24.1全新功能介绍

1 全新功能概述

Cadence Allegro 24.1进行了功能的升级，显著地提升了用户体验和效率，利用时尚界面使设计流程流线化，同时实现了前所未有的性能优化；64位体系结构和多线程的结合实现了在PCB设计中更大的稳定性、更快的速度和更强的功能。

2 3DX画布增强功能

在24.1版本中，3DX画布包含了3D画布的所有功能。此外，它还进行了功能扩展，并且对设计尺寸没有限制。3DX画布能够轻松处理任何设计。

要启动3DX画布，可以选择“View”下拉菜单中的“3DX Canvas”选项，如图1-1所示。

3DX画布会在一个单独的对话框中出现，与Allegro X版图编辑器并排显示。24.1版本提供以下增强功能：模型映射器增强、使用键盘进行3DX画布导航、OpenUSD支持。

图1-1 启动3DX画布

3 冻结铜皮更新

24.1版本引入的冻结铜皮更新功能，让动态铜皮不自动避让与其无关的对象，并引发DRC（设计规则检查）错误，需要手动选择进行避让。选择“Shape”下拉菜单中的“Select Shape or Void/Cavity”选项，选择需要冻结的铜皮，如图1-2所示，选中铜皮以后，右击，选择“Freeze Shape”选项冻结铜皮，如图1-3所示。冻结铜皮之后，可以保持铜皮的完整性，不自动避让与其无关的对象。当不满足设计规则时，会引发DRC错误。

图1-2 选择需要冻结的铜皮

图1-3 执行冻结铜皮的命令

选择“Shape”下拉菜单中的“Frozen Shape Void”选项，如图1-4所示，在下拉菜单中选择“Element”选项进行手动避让，手动避让后的效果展示图如图1-5所示。

Delete：删除冻结动态铜皮内的动态空白区域。

Element：手动避让动态铜皮区域的某个对象。

Void Area：在冻结的动态铜皮中，需要对空白区域进行更新的窗口区域。

图1-4 手动避让冻结的铜皮

图1-5 手动避让后的效果展示图

4 挖空相邻层

在高速PCB设计中，可能需要对布线下方的相邻层进行挖空处理。例如，为避免相邻层的耦合噪声、在下方隔离一层建立阻抗参考、去除不需要的回流路径参考等，手动在布线下方的相邻层上定义布线禁布区是一项耗时的任务。

可以使用新增的“形状”→“相邻层形状镂空”命令，在画布上选择对象，以在相邻层的动态或静态形状中生成静态形状镂空区域。

（1）选择“Shape”→“Void Adjacent Layer Shapes”选项。

（2）在画布上选择需要生成相邻镂空区域的对象。

（3）更新“Options”面板，以指定镂空位置和所需的额外间距。挖空相邻层布线图示如图1-6所示。

图1-6 挖空相邻层布线图示

5 减少过孔残桩和层间转换

在大多数高速PCB设计中，信号路径上的不连续性是需要关注的问题，这通常由过多的层间转换和过孔残桩导致。背钻是一种行之有效的方法，可解决这些与信号完整性相关的问题。在某些情况下，布线更新可将过孔残桩减少到可接受的限度以下，从而减少成本高昂的背钻工艺需求。此外，在过多的布线层上进行布线转换，也会对信号完整性产生影响，因为每一次层间转换都具有不同的信号特性。

两项新的与DRC相关的检查，可在设计流程早期将这些对信号完整性的影响降至最低，而无须单纯依赖背钻来减少高速接口上的过孔残桩。这些检查还可用于交付前的最终审核阶段来对设计进行验证。

减少过孔残桩。利用新的DRC，借助背钻所使用的现有的“背钻最大过孔残桩”值，来验证已布线的互连残桩，标记出不符合残桩要求的过孔。现在，我们可以选择优化布线以消除残桩，通过采用盲孔 / 埋孔来减少残桩，或者使用背钻以机械方式钻除残桩。如图1-7所示，在规则管理器中设置过孔残桩的最大长度，若不满足要求，则会弹出“FAIL”标记，方便电子设计工程师进行优化，并在PCB界面弹出DRC报错对话框，如图1-8所示。

图1-7 在规则管理器中设置过孔残桩的最大长度

图1-8 过孔残桩最大长度不满足要求弹出DRC报错对话框

减少层间转换。有一种DRC错误，用于分析已布放的互连线，以确定特定网络上已布线的层间转换次数。层间转换次数最大值用于确定从起始位置到目的地允许的内部布线连接数量，不包括表面布线和第一个内部布线层。网络布线层间转换次数示意图如图1-9所示。在已布放互连线的起始位置会放置一个DRC标记，其实际值/余量值会在规则管理器中报告，如图1-10所示。