pcb文件中怎样批量修改元件封装
没有原理图,只有pcb文件,怎样批量修改元件的封装呢? 查看回答
PCB 进行design rule check 时报错,提示Un-Routed Net Constraint: Net V_VS Between Track (33.223mm,-13.425mm)(34.781mm,-13.425mm) on Bottom Layer And Pad R85-2( 查看回答
1.cadence怎么查看铜皮类型?2.我设置好了单个焊盘与铜皮的连接方式之后焊盘与铜皮的连接并没有更新,更改了铜皮类型之后焊盘与铜皮的连接更新了,是不是因为铜皮是静态的原因?4.有没有什么好的方法可以不更改铜皮类型达到更新的目的? 查看回答