扫码关注
- 全部
- 默认排序
中介层和基板正经历着从单纯的中间媒介到工程化平台的深刻转变，在最先进的计算系统中，它们承担着电源分配、热管理、高密度互连以及信号完整性等重要功能。这一转变是由人工智能、高性能计算(HPC)和下一代通信技术所推动的，其中对异构集成的需求正不断挑战着封装技术的极限。尽管晶体管尺寸已缩小到个位数纳米级别，
本文参考自“《100 份AI芯片技术修炼合集》”，本文来自“GPU原理详解：Tensor Core原理”，“GPU原理详解：Tensor Core架构演进”，“GPU原理详解：Tensor Core深度剖析”和“GPU原理详解：NVSwitch基础和原理”。在当今的高性能计算领域，英伟达的 GPU
引言随着高性能计算和人工智能/机器学习应用的发展，异构三维(H3D)堆叠系统应运而生。这类系统通过精密间距的垂直芯片堆叠，实现了更高的功能密度、更低的通信延迟和更有效的功率分配。然而，在H3D堆叠系统中，高效电源传输网络(PDN)的实现和散热管理面临着重大挑战[1]。图1：异构三维集成系统各种电源传
RISC-V作为全球首个开源指令集架构（ISA），凭借其模块化设计、低成本授权和高度可扩展性，正成为物联网、AI、高性能计算等领域的“新宠”。本文从指令集结构、核心特性到应用场景，直击RISC-V的技术精髓，助你快速理解其设计逻辑与优势。一
引言数据中心和高性能计算的快速发展对光通信技术提出了更高的要求。光电共封装（CPO）技术将硅基光电子芯片与CPU和GPU等电子芯片集成在同一平台上，实现高容量数据传输。市场预测显示，该技术的市场规模将在2030年超过23亿美元。在这一技术体系的核心位置，单模聚合物光波导为处理高功率外部激光源提供了有
光电共封装技术与现有挑战随着加速计算需求的持续增长，现代数据中心和高性能计算系统中的大规模数据传输正在成为关键瓶颈。为了实现数据传输需求，电气互连的总吞吐量快速增长。基于硅基光电子技术的光电共封装(CPO)技术已经成为解决带宽密度和能源效率挑战的重要方案[1]。图1：NVLink在五代GPU中部署的
先进光电共封装引擎
引言人工智能和机器学习应用的指数级增长已经对数据中心的高带宽、低延迟光学连接产生了巨大需求。传统的光学互连解决方案，如可插拔光学模块，在满足现代超大规模计算环境日益增长的数据速率要求方面已经达到极限。这一挑战推动了先进硅基光电子封装技术的发展，使光电共封装系统能够支持下一代AI/ML集群和高性能计算
RISC-V架构凭借其开放性、模块化设计以及蓬勃发展的生态系统，正推动全球嵌入式领域进入一个更加灵活、低成本且高度定制化的新时代。其发展已从早期的物联网边缘场景，逐步拓展至工业控制、汽车电子乃至高性能计算等核心领域。1、技术自由与成本优势开
引言随着数据中心和高性能计算系统需求的不断增长，功耗效率高、延迟低、密度大的互连设计变得格外重要。本文探讨了数据中心应用中光互连设计的关键技术，主要针对约100米传输距离的应用场景[1]。1系统架构现代数据中心的光互连系统需要在保持功耗效率的同时处理大量数据吞吐量。一个高速光互连系统的基本架构包含多
面板级封装技术基础
理解面板级封装的基本需求半导体产业正处在技术转型的关键节点，传统的晶圆级处理方法正在接近其实际应用极限。随着人工智能和高性能计算应用对复杂芯片架构的需求不断增长，工程师面临一个基本挑战：如何高效制造超大尺寸封装，这些封装可能接近最大reticle尺寸的十倍，同时保持成本效益和制造良率。面板级封装作为
全站最新内容推荐
