面板级封装技术基础

理解面板级封装的基本需求

半导体产业正处在技术转型的关键节点，传统的晶圆级处理方法正在接近其实际应用极限。随着人工智能和高性能计算应用对复杂芯片架构的需求不断增长，工程师面临一个基本挑战：如何高效制造超大尺寸封装，这些封装可能接近最大reticle尺寸的十倍，同时保持成本效益和制造良率。

面板级封装作为解决方案应运而生，用矩形面板载体替代传统的圆形晶圆载体。这种转变不仅仅是几何形状的改变，而是从根本上改变了半导体assembly和集成的处理方式。这种演进的驱动力源于对逻辑-存储器集成的巨大需求，大规模计算能力必须与高带宽存储系统无缝连接。

扇出面板级封装相比硅Interposer提供显著的成本优势，同时能够容纳超大尺寸芯片和极高的输入/输出数量。这种方法使制造商能够创建复杂的多芯片模块，而使用传统方法制造这些模块要么成本过高，要么在技术上不可能实现。

面板级封装已经在降低小型器件生产成本方面证明了其价值，例如智能手表、电源管理集成线路和物联网器件。意法半导体公司用扇出重布线层替代了四方扁平无引脚封装中的引线框，使用重布线层进行连接，从而提高了生产率并降低了生产成本。这些器件需要的重布线层线条/间距要求不那么严格，例如10/10微米，相比之下，高性能计算通常需要2/2微米的先进重布线层特征[1]。

面板处理的经济性和效率

面板级封装的经济优势在检查载体利用率时变得特别明显。传统晶圆级工艺由于晶圆的圆形特性和大多数半导体器件的矩形形状，固有地浪费大量材料。面板消除了大部分几何效率损失，提供优异的材料利用率并减少浪费。

图1：随着Interposer尺寸增长，面板级封装相比晶圆级处理提供更好的载体面积利用率，同时减少浪费。

这种效率优势体现在市场潜力的快速增长数字中。Yole估计面板级封装市场将从2024年的1.6亿美元增长四倍至2030年的6.5亿美元，同时产量将增长近三倍，从约8万片面板增至22万片面板。这个增长轨迹不仅表明市场采用情况，更体现了产业界对面板级方法代表先进封装未来的根本认知。

产量指标同样令人信服。面板处理产量预计将从2024年的约8万片面板增长近三倍至2030年的22万片面板，相当于约33万至90万片等效300毫米晶圆。这种规模扩展展示了产业界对面板级技术满足下一代计算应用严苛要求的信心。

芯片制造商正在尽可能向有机Interposer集中，但玻璃芯基板也在取得重要进展。Fraunhofer IZM的assembly和封装技术部门负责人Tanja Braun表示："我们正面临可能是面板级封装的第二波浪潮，由高性能计算和人工智能驱动。在第一波浪潮中，扇入和扇出面板级封装成为消费、汽车、高频和功率器件等成本敏感应用的首选解决方案。第二波浪潮将解决使用面板级扇出处理先进器件的更复杂挑战。"

多样化面板尺寸和应用特定优化

理解面板尺寸需要认识到不同应用和制造商基于现有基础设施和目标应用采用了不同的面板尺寸。面板尺寸目前从310 x 310毫米到700 x 700毫米不等，每种尺寸都针对特定制造场景和最终应用进行了优化。

面板尺寸的选择往往取决于制造商是来自显示产业、集成线路基板制造还是传统半导体代工运营。每种背景都带来既定的工具和工艺知识，影响最佳面板尺寸。显示制造商倾向于利用现有的大尺寸处理能力，而基板制造商通常调整其成熟的面板处理系统。

基板制造商青睐515 x 510毫米尺寸。415 x 510毫米尺寸用于医疗和工业显示器。SpaceX计划针对其扇出面板级封装生产线目标700 x 700毫米面板。Nepes使用600 x 600毫米。与此同时，Amkor正在为其生产线追求650 x 650毫米面板，每个650毫米玻璃面板可容纳4个300 x 300毫米面板。

台积电的战略方法体现了这种应用特定优化。该公司计划使用9.5倍reticle尺寸面板支持英伟达Rubin Ultra封装Interposer，从既定的CoWoS（晶圆上芯片基板上）工艺转向CoPoS（面板上芯片基板上）。这种从圆形到方形处理的转变保持类似的300毫米尺寸，同时显著提高利用效率。台积电还在朝着515 x 510毫米面板努力。

工艺流程策略和制造方法

面板级封装的制造涉及几种不同的工艺流程策略，每种都有特定的优势和限制，制造商必须根据目标应用和良率要求仔细考虑。

图2：扇出封装的不同工艺流程，显示芯片优先（重布线层最后）、重布线层优先（芯片最后）和塑封优先处理方法。

芯片优先方法，也称为重布线层最后处理，代表目前最成熟的方法。这个工艺首先将已知良品芯片放置在载体上，然后施加塑封化合物并随后形成重布线层。虽然这种方法受益于既定的制造知识和潜在的较低成本，但承载显著的良率风险。重布线层良率不良可能导致昂贵的已知良品芯片损失，造成重大经济影响。

相反，芯片最后方法，即在芯片贴装前形成重布线层，提供优异的良率管理能力。这种方法允许制造商在贴装贵重芯片前测试重布线层质量，实现早期缺陷检测和改善整体效率。该工艺还支持更精细间距的重布线层缩放，因为避免了芯片放置后施加塑封化合物通常引入的额外翘曲。

Onto Innovation先进封装战略营销的Monita Pau表示："芯片优先工艺受益于成熟建立，可能导致较低的制造成本。然而，伴随着显著挑战。一个主要缺点是处理过程中芯片偏移和翘曲风险，这使重布线层的缩放复杂化。"

塑封优先面朝下方法为集成来自不同供应商具有不同焊盘金属化方案的组件提供特殊灵活性。这个工艺将芯片面朝下放置在剥离胶带上，在大尺寸面板格式下应用过塑封，然后在载体剥离后构建重布线层。这种方法本质上将重布线层作为Interposer本身，简化了整体assembly架构。

图3：Amkor的扇出芯片基板上模块特征，显示高铜柱（直径10微米，高度120微米）、紧密芯片-芯片间距和清洁底部填充。

Fraunhofer的Braun说："如果你看塑封优先面朝下方法，我很喜欢，因为很容易集成不同组件，甚至来自不同供应商具有不同焊盘金属化等的组件。你有一个带剥离胶带的载体，将芯片面朝下放置在胶带上。在大尺寸晶圆或面板格式下进行过塑封，然后进行载体剥离的温度步骤。然后构建重布线层。在这个工艺中没有涉及Interposer，或者可以说重布线层就是Interposer。"

管理关键技术挑战

成功实施面板级封装需要解决几个在更大规模下变得更加突出的关键技术挑战。芯片偏移和翘曲代表最重要的障碍，因为这些问题直接影响制造良率和最终产品可靠性。

芯片偏移发生在塑封和热处理步骤中，嵌入组件由于材料流动和热膨胀效应从预期位置移动。先进光刻系统通过复杂算法和自适应图案化技术补偿这个挑战。激光直接成像系统可以在多个方向调整芯片偏移，而基于步进机的光刻系统更容易适应单方向调整。

Amkor技术葡萄牙研发总监Eoin O'Toole说："扇出重布线层中使用的主要光刻曝光工具是步进机和激光直接成像工具。先进封装的步进机有软件能够进行一定程度的步进调整来补偿芯片偏移。当然，步进机有reticle尺寸限制，所以许多开发工作使用较慢、成本效益较低的激光直接成像工艺。"

步进机在补偿由于温度效应导致的芯片偏移方面最有效，存在明确的缩放性。激光直接成像系统相对便宜。然而，一些具有复杂算法的更先进系统可能与步进机一样昂贵或更昂贵。激光直接成像工具通常需要大量离线测量来完全补偿芯片偏移。

翘曲提出更加复杂的挑战，主要源于硅（2.6ppm/°C）和塑封化合物（7ppm/°C）之间的热膨胀系数不匹配。当assembly在120°C至150°C之间进行热处理，然后冷却到室温时，这些材料差异产生显著应力和导致的基板翘曲。面板级assembly由于更大尺寸经历比晶圆级等效产品显著更高的翘曲。

Amkor的O'Toole说："翘曲问题主要源于硅（2.6ppm/°C）和塑封化合物（7ppm/°C）之间的热膨胀系数差异。塑封工艺通常在120°C至150°C之间进行。当基板冷却时，热膨胀系数不匹配在重构面板中引起翘曲。在类似配置下，扇出面板级封装将比扇出晶圆级封装有显著更高的翘曲，因为热膨胀系数引起的翘曲随尺寸增加而缩放。如果允许，这种翘曲可以通过调整硅与塑封比例和整体厚度来最小化。"

其他控制翘曲的方法涉及工艺控制。Amkor的Lee说："C4凸点工艺质量与载体剥离后的面板翘曲相关。关键因素是防止C4工艺期间的处理问题。"

载体翘曲变得如此重要，以至于正在开发新材料来缓解翘曲潜力。台积电主任工程师Guillermo Zapico说："翘曲管理已成为先进封装良率制造改进的基本要求。"他的团队测试了来自日立杜邦微系统的非光敏聚酰亚胺，具有与现有聚酰亚胺电介质相当的热膨胀系数，但固化温度显著降低。他们发现新材料可以满足蚀刻通孔的关键尺寸目标，同时在硅基板上减少79%的翘曲，或在陶瓷基板上减少95%的翘曲。

光刻技术补偿芯片偏移

重布线层线条/间距特征按代工处理标准是大的，但由于塑封和其他热工艺引起的芯片偏移，图案化工艺很棘手。具有补偿算法的激光直接成像，如Deca的自适应图案化，可以在多个方向调整芯片偏移。基于步进机的光刻可以更容易地在一个方向调整芯片偏移。Deca的技术使用高速光学扫描仪映射嵌入特征的位置。软件然后为面板上的每个芯片生成最佳布局，以补偿相对于设计特征的工艺对准偏差。无掩模光刻（激光直接成像）然后在适当的光刻胶中创建特征。

虽然激光直接成像适用于较大的重布线层，但图案化更精细分辨率重布线层所需的产出需要多个激光器来减轻生产率损失。当需要大批量制造水平的生产率时，损失变得更加严重。使用多个激光器的激光直接成像平台容易出现拼接偏移，既在扫描在一个轴（例如y轴）传播时阵列内各个激光器之间，也在整个阵列在x轴步进时。随着重布线层线条/间距分辨率继续缩小，这些问题变得显著，通常导致较差的封装到封装和面板到面板重复性和套刻性能。

Onto Innovation的Gamble说："基于激光技术的串行成像通常用于较大的重布线层，但无法提供支持下一代技术大批量制造所需的产出，这些技术需要更精细的重布线层结构来支持人工智能和先进计算。通过低数值孔径步进技术的并行成像——兼容高达250 x 250毫米的视场尺寸，并提供>30 PPH产出——需要满足产品成像要求（如套刻、关键尺寸均匀性和焦深）。这对研发、良率提升和批量生产都极为重要。反过来，这实现了先进封装生产线驱动上市时间和盈利能力领导地位的基准总拥有成本水平。"

未来展望和产业演进

向面板级封装的演进不仅代表制造改进，更标志着半导体产业处理复杂系统集成方式的根本转变。随着人工智能和高性能计算应用持续要求更大的计算密度和带宽，面板级方法提供满足这些要求所需的可扩展性和成本效益。

这种转变的成功取决于几个关键领域的持续进步：改善处理层之间的对准、增强芯片和assembly在基板上的倒装芯片放置精度，以及通过先进材料和优化工艺更好地控制翘曲和芯片偏移。产业界对系统级优化而非单个组件优化的关注反映了下一代计算平台所需的成熟度和复杂性。

显示、印刷线路板和半导体制造专业知识的融合为创新和成本降低创造了机会。随着这些传统上独立的产业协作和分享知识，面板级封装可能成为先进半导体assembly的标准方法，支持推动未来技术进步的复杂高性能系统。

面板级制造正在为许多非先进器件的assembly提供规模经济，但最大的成本节省将来自为人工智能/高性能计算器件提供扇出面板级工艺，用有机Interposer替代硅Interposer。要实现这一点，扇出面板级封装工艺必须达到当前扇出晶圆级封装工艺的良率。

今天，激光直接成像和步进机都在使用，但从生产率角度看，步进机在重布线层图案化方面更受青睐。同样，热压焊接经常使用，因为对翘曲问题更宽容，而大批量回流从生产率角度明显受到青睐。

随着用于层间电介质的新材料，以及与硅热膨胀系数更接近的塑封材料投入生产，制造商将更好地掌控芯片偏移和翘曲。系统级优化将成为所有这些复杂人工智能/高性能计算封装的焦点。