变压器旁边除了差分都要20mil以上晶振靠近管脚包地走类差分处理时钟和rxtx和百兆问题是一样的以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taoba

跨接器件旁边要尽量多打地过孔，地分割间距最少1.5mm2.网口差分要进行对内等长，误差5mil3.模拟信号走线需要加粗4.地网络要就近打孔，回流到地平面5.反馈信号压迫从电容后面取样，走线要加粗6.注意数据线之间等长需要满足3W规则7.等长

电感底部不能放置器件，建议自己优化下布局放置到IC芯片底部，自己修改下：器件尽量对齐：注意铜皮不要直接绘制，尽量钝角优化下：尽量能一块铺完的就一块，不要两块叠加，并且铜皮绘制尽量均匀，不要直角尖角：电感中间放置了铜皮挖空区域，铜皮重新灌下，

1.焊盘出线应该从焊盘长方向出线，小器件应从焊盘中间出线，避免焊接问题2.铺铜尽量避免直角锐角3.相邻大电感应超不同方向垂直摆放以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht

差分锯齿状等长不鞥超过线距的两倍2.差分换层打孔尽量在旁边打上一对回流地过孔3.232的升压电容尽量走线加粗到15mil4.注意晶振需要包地处理，并在地线上打上地过孔5.注意满足载流大小6.USB差分对内等长误差5mil以上评审报告来源于凡

注意此处扇孔可以直接打在走线中间，这样拉出去形成了直角：注意个别过孔的间距，不要割裂了铜皮：注意数据组跟地址控制时钟组之间用GND走线隔开：再有空间的情况下 ，自己处理下。等长注意GAP尽量大于等于3W长度：优化处理下。其他的等长误差没什么

此处的电阻电容塞到芯片底部，跟对应网络进行连接：机壳地跟电路地之间至少间距2MM，除了 跨接器件部分：变压器每层都需要挖空：变压器上除了差分其他信号加粗到20MIL：晶振注意从滤波电容那里包地处理：一把RX 或者TX的信号线尽量是一把紧凑整

差分走线需要再优化一下2.此处差分尽量打孔换层，在旁边添加一对回流地过孔，包地即可3.电容靠近管脚放置，走线优化一下，不要有锐角4.焊盘中心出线至外部才能拐线处理，避免生产出现虚焊5.存在多处开路6.差分需要进行对内等长，误差5mil7.R

电感下面不要放置器件，自己优化下：此处DCDC5.0V输入建议铺铜处理以满足载流大小，或者加粗走线的宽度能满足：此处存在铜皮瓶颈处，自己优化下：此处LDO电路中的电源信号能顶层连接的，就把过孔删掉：存在多处情况。右边的LDO电源信号存在上述

存在多处开路2.打孔需要打在输出滤波电容后面，在底层铺铜进行连接3.反馈线宽走10mil即可4.在底层铺一块整版地铜进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：http