扫码关注
- 全部
- 默认排序
尽量不要在其他信号线下串过尽量包地包到焊盘旁边焊盘出线尽量耦合，接到焊盘旁边打孔，建议都走底层不改变线宽到焊盘旁边打孔。4.类差分形式，中间不要有长细条铜皮5.左右声道信号线走类差分，间距保持一致6.左右声道信号线要完整包地处理。以上评审报
数据线等长存在报错2.走线尽量不要走直角，建议钝角3.此处走线需要优化一下4.走线未连接到过孔中心，存在开路5.此处出线载流瓶颈，自己加宽铜皮6.注意过孔不要上焊盘7.地和电源都需要加粗8.地就近打孔，缩短回流路劲9.差分出线要尽量耦合10
以前信号完整性（SI）问题仅仅出现在高速电路板，但随着电子器件的特征尺寸越来越小元件的供电电压、噪声容限也开始下降，耦合电容增加，这些都导致了在IC系统中会出现信号完整性问题，那么该如何处理IC设计的信号完整性问题？一般来说，影响信号完整性
1.多处焊盘出线问题，焊盘中心出线至外部才能拐线处理。2.过孔没有网络3.焊盘出线尽量耦合、长度相等，存在多处相同问题。4.差分等长拱起处间距要在一倍间距到两倍间距之间。差分没有做对内等长差分走线不耦合需要加宽的走线宽度不一致多处存在开路过
差分走线不满足差分间距规则2.HDMI差分对内等长误差5mil3.确认一下此处是否满足载流，建议铺铜处理4.走线未连接到焊盘中心，存在开路5.差分出线要尽量耦合6.过孔尽量不要上焊盘以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如
五串BMS-2版公益评审
差分线不耦合，间距也不一致差分对内不等长误差应控制在+-5mil焊盘出线不规范不要从焊盘中间出线散热过孔应该做开窗处理晶振包地要包全上面部分也要包进去确认这些地方走线是否满足载流要求输出电容要按照先大后下的顺序排列输入端电容应靠近管脚放置c
未创建TX和RX的class，分别等长误差100mil2.时钟信号要进行连通并包地处理3.焊盘出现需要优化一下4.变压器所有层需要挖空处理5.差分对内等长误差5mil6.差分出线要尽量耦合7.没有添加差分对的class8.pcb上存在多处开
线没有拉完。差分走线不耦合，间距不一样差分对内误差大于+-5mil差分线也没有包地处理这里应该这么摆放这里走线太细了，一个过孔也不满足载流，建议铺铜处理多打过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程
地网络在GND层欧通进行连接2.TX和RX要分别进行等长，误差100mil3.差分走线不满足差分间距要求4.锯齿状等长不能超过线距的两倍5.差分出线要尽量耦合6.差分对内等长误差5mil7.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避
1.存在开路，孤岛铜皮没有连接出去。2.芯片中间过孔没有连接出去导致天线报错。3.多处孤岛铜皮和尖岬铜皮。4.电容地网络要和电源一样加宽载流。5.差分焊盘出线尽量耦合6.差分走线不耦合7.时钟信号走线要包地处理8.走线尽量短9.TX、RX没
全站最新内容推荐
