差分线可以在优化一下2.晶振走内差分，且包地处理，并在地线上打过孔3.注意等长线之间需要满足3W4.网口除差分信号外，其他的都需要加粗到20mil5.存在一处开路报错以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训

地分割间距要保证2mm，有器件的地方可以不满足2.网口除差分信号外，其他的都需要加粗到20mil3.晶振需要包地处理，并在地线上4.BGA里面的铜皮建议挖空处理5.焊盘到孔的间距过近，建议6mil，后期自己优化一下以上评审报告来源于凡亿教育

变压器旁边的线要不低于20mil差分对内误差应在+-5mil内地址线要包地处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/ite

每组差分都要耦合走线，都不合格删除重新拉：先理解差分耦合走线，都不合格：差分走线间距都不一样，都要耦合：基本差分都要改，完全不合格。网口差分都是100OM，没有90：RX的走线等长还可以调整下，咬合等长即可，这样随意等长占的空间太大了：整板

差分需要耦合走线，重新拉下进焊盘：注意信号加粗要拉出焊盘之后再去加粗走线：差分对内等长误差 为5MIL： TX并未设置等长组等长：RX虽然分组，但未设置等长规则：注意RX TX都要设置等长组并且等长规则 再去拉等长，自己再去优化下。以上评审

网口除差分信号外，其他的都需要加粗到20mil2.跨接器件旁边要尽量多打地过孔，间距要保证2mm，有器件的地方可以不满足3.此处的孤岛铜可以挖掉4.TX和RX等长误差100mil 5.差分信号需要走内差分处理，包地要包全6.焊盘出线不规范，

这个差分需要优化一下。这里过孔打到焊盘上了晶振需要包地处理走线也要走类差分变压器这里的走线除了差分都要大于20mil时钟要包地处理这里等长不要有直角长度也要大于3w以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班

网口除差分信号外，其他信号都需要加粗到20mil2.注意网口的地分割，跨接器件旁要多打地过孔，分割间距2mm后期自己处理一下3.差分出线需要优化一下，器件可以摆放远一点，包地的线要需要均匀打上过孔4.注意差分信号需要按照阻抗线距进行走线晶振

差分对内等长凸起捣鼓不能超过线距的两倍2.差分出线可以在优化一下3.此处走线可以从焊盘拉出后子啊进行加粗处理4.差分对内等长误差5mil时钟信号需要单根包地处理，或者离其他信号20mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评