- 全部
- 默认排序
很多电子初学者在使用Cadence Allegro进行Layout设计时,会有一些mipi或lvds等差分走线,在走线时可能为了匹配线序,导致信号网络的走线是交叉,这样做不仅费时费力,还会影响信号质量,那么如何将这些器件的引脚交换过来?如图
线序对了,供电也没问题,调试器就是连不上。这种困境,几乎每个嵌入式开发者都经历过。1、线序只是最浅的坑很多人第一反应是线序接错。用万用表蜂鸣档逐一检测,确认SWDIO对SWDIO、SWCLK对SWCLK,结果还是不通。因为线序正确,只是入门
很多电子初学者在使用Cadence Allegro进行Layout设计时,会有一些mipi或lvds等差分走线,在走线时可能为了匹配线序,导致信号网络的走线是交叉,这样做不仅费时费力,还会影响信号质量,那么如何将这些器件的引脚交换过来?如图
线序对了,供电也没问题,调试器就是连不上。这种困境,几乎每个嵌入式开发者都经历过。1、线序只是最浅的坑很多人第一反应是线序接错。用万用表蜂鸣档逐一检测,确认SWDIO对SWDIO、SWCLK对SWCLK,结果还是不通。因为线序正确,只是入门